hdlbits系列verilog解答(Exams/m2014 q4e)-46

文章目录

    • 一、问题描述
    • 二、verilog源码
    • 三、仿真结果


一、问题描述

实现以下电路:
hdlbits系列verilog解答(Exams/m2014 q4e)-46_第1张图片


二、verilog源码

module top_module (
    input in1,
    input in2,
    output out);
    
    assign out = ~(in1 | in2);

endmodule

三、仿真结果

hdlbits系列verilog解答(Exams/m2014 q4e)-46_第2张图片


转载请注明出处!

你可能感兴趣的:(verilog语言,fpga开发)