计算机组成原理 第3章系统总线
3.1总线的基本概念
计算机的五大部件的连接方式有两种，一种是分散连接，一种是总线连接。
总线是连接多个部件的信息传输线，各部件共享的传输介质。实际上是由通路与传输线组成，一位一位的传输二进制代码。在某一时刻只能有一个部件向总线发送信号，但是可以有多个部件同时从总线上接收信息。
①采用总线连接的计算机结构，一种是以CPU为中心的双总线结构
一组总线连接CPU和主存叫做存储总线（M总线），一组总线连接CPU和I/O设备叫做I/O总线。由于I/O设备与主存交换数据要经过CPU所以会降低CPU的工作效率。
②单总线结构：将CPU，主存、I/O设备连接到一组总线上 。
I/O设备与主存交换数据时，不影响CPU，但是容易发生冲突。
③以存储器为中心的双总线结构
在单总线基础上CPU与主存中连接一条存储总线。既提高了传输效率，又降低了系统总线的负担。
3.2总线的分类
按照连接的部件不同分为片内总线，系统总线，通信总线
①片内总线：芯片内部的总线，CPU芯片内部，寄存器与寄存器之间等。
②系统总线：CPU、主存、I/O设备各大部件之间的信息传输线。按照传输的信息不同又可以分为3类：数据总线，地址总线，控制总线。
- 数据总线：传输各部件的数据信息，双向的传输总线。数据总线位数即数据总线宽度，其位数与机器字长以及存储字长有关。
- 地址总线：用来指出数据总线上数据在存储单元的地址或I/O设备的地址，地址总线上的代码主要是指明CPU欲访问的存储单元或者I/O端口，单向传输。地址总线的位数与存储单元的个数有关。
- 控制总线：用来发出各种控制命令。通常对控制线来说是单向的，由CPU发出控制信号；对于控制总线总体可认为是双向的，可向CPU发送请求信号。
③通信总线：用于连接计算机系统之间或计算机系统与其他系统之间的通信。按传输方式可以分为：串行通信和并行通信。
3.3总线特性
总线从物理上说就是由许多导线直接印刷在电路板上，总线特性包括机械特性，电气特性，功能特性，时间特性。
总线标准：系统与各模块、模块与模块之间的一个互连标准界面。
3.4总线结构
3.4.1单总线结构
将CPU、主存、I/O设备都挂在一组总线上，允许CPU与I/O设备、I/O设备之间、I/O设备与主存之间直接交换信息。
3.4.2多总线结构
①双总线结构
将速度较低的I/O设备从单总线上分离出来，形成主存与I/O总线分开的结构。
②三总线结构
主存总线用于CPU与主存之间的传输，I/O总线供CPU与各类I/O设备之间传递信息，DMA总线用于高速I/O设备与主存之间的直接交换信息，任一时刻只能用一种总线。
③另一种三总线结构
CPU与cache之间有一条局部总线，将CPU与cache或更多的局部设备连接。同时扩展总线又通过拓展总线接口与系统总线相连。
④四总线结构
增加一条与计算机系统紧密相连的高速总线，高速总线上挂接了一些高速I/O设备。
3.5总线控制
3.5.1总线判优控制
按照对总线有无控制功能分为主设备和从设备。主设备对总线又控制权，从设备只能相应从主设备发出的总线命令。当多个主设备使用总线时，由总线控制器的判优按一定的优先等级顺序确定哪个主设备使用总线。可分为集中式和分散式。集中式是将控制逻辑集中在一处，分散式则将控制逻辑分散在与总线相连的各个部件上。
①集中式
- 链式查询
BS(总线忙)、BR(总线请求)、BG(总线同意)用于总线控制。总线同意信号串行地从一个I/O接口送到下一个I/O接口，若到达的I/O接口有总线请求，BG信号就不再往下传。可见，离总线控制部件最近的设备有最高的优先级。
2. 计数器定时查询
多了一组设备地址线，少了一根总线同意BG。总线控制部件收到BR送来的总线请求信号后，总线控制部件中的计数器开始计数，并通过设备地址线向各设备发出一组地址信号，当某个请求占用总线的设备地址与计数值一致时，获得总线使用权，计数查询终止。计数可以从0开始，此时设备优先级按0,1，...，n顺序降序，也可以从上一次终止点开始，此时优先级相等。
3.独立请求方式
每一台设备都有一对总线请求线BR和总线同意线BG，当设备需要使用总线时，便发出请求信号，总线控制部件有排队电路，可以按优先级确定响应哪一台设备。
3.5.2总线通信控制
在通信时间上，按分时方式处理，即以获得总线使用权的先后顺序分时占用总线，即哪个部件先获得使用权。总线通信控制主要是解决通信时主模块与从模块双方协调配合问题。
完成一次总线操作的时间叫做总线周期，可分为：
①申请分配阶段：主模块发出申请；
②寻址阶段：取得使用权的主模块通过总线发出要访问放入从模块的地址与命令；
③传数阶段：主模块与从模块进行数据交换；
④结束阶段 ：主模块让出总线使用权。
总线通信控制有四种方式：同步控制，异步控制，半同步控制，分离式控制
1.同步控制
通信双方由统一的时标控制数据传送，时标可由CPU的总线控制部件发出或者由各自的时序发生器发出。
T1：主模块发出地址
T2：主模块发读命令
T3：从模块提供数据
T4：主模块撤销读命令，从模块撤销数据。
2.异步控制
不要求所有部件严格的统一操作时间，采用应答方式，即当主模块发出请求，要等待从模块响应才能开始通信。应答方式可分为：不互锁，半互锁，全互锁。
（1）不互锁
主模块发出请求信号，不必等待从模块的回答信号 ，而是确认从模块收到请求信号后便撤销请求信号;从模块收到请求信号，发出回答信号确认主模块收到回答信号便撤销回答信号。
(2)半互锁
主模块发出请求信号，必须等待从模块的回答信号才撤销，而从模块不必等待。
(3)全互锁
主模块发出请求信号必须等待从模块再撤销请求信号，从模块发出回答信号必须等待获知主模块请求信号已撤销才撤销其回答信号。
3.半同步通信
保留了同步通信特点，信号发出时间参照某个前沿开始;又允许不同速度的模块和谐工作。为此插入了一条等待响应线。
4.分离式通信
将一个传输周期分解为两个子周期，在第一个子周期，主模块获得使用权后将信息发送到总线上，立即放弃总线的使用;第二个子周期，从模块收到信号后，从模块进行操作信息，再将信息传给主模块。