高通做服务器芯片有优势吗,为什么高通海思联发科不把芯片面积做的和苹果a系列一样大？性能不就赶上了吗？...

转载一篇文章给大家科普一下：

很久以前，我在百度贴吧的某个贴说过，这个世界很多表象和本质并不完全相同，甚至会截然相反，宏观世界的直观感受和量子力学就是典型的代表。所以透过现象看本质的能力就尤显得重要。几年以前，关注数码圈的小白们对于苹果A系列SOC性能的理解是：双核的苹果SOC性能不如安卓的八核SOC，iPhone流畅只是因为iOS神优化。后来在很多贴吧及知乎用户的努力，A系列的强大性能逐渐被很多小白所认识。然而，这一两年来，不知道哪位高人提出了划时代的“基带性能论”，即A系列因为没有集成基带所以性能强的神论。就和大部分人并不了解量子论，但是由于我们直观对于宏观世界的感受，认为这个世界是连续的一样。许多小白不明就里地被带歪，极力推崇“基带性能论”，基带大法好，退果保平安。由此，还引申出了所谓的，高通、麒麟、猎户座不是做不出像苹果一样强的性能，只是为了控制成本没有做(咦，怎么中出了个叛徒)。

Exynos 9820 安卓SOC之耻

事实真是如此？首先我们来看看采用7nm EUV的990 5G的die shot里整个CPU模块是10.5平方毫米

kirin 990 5G SOC，匡算CPU cluster面积10.5平方毫米

7nm DUV的980是9.8平方毫米

kirin 980 CPU cluster面积9.8平方毫米

而A12是11.16平方毫米

Apple A12 CPU cluster(不含LLC)11.16平方毫米

这个11.16平方毫米是包含L1 L2的，注意，我为什么不算上大块的L3？因为苹果目前的架构上L3是LLC，即Last Level Cache，这对应的是高通和麒麟的L4，也叫system Cache，由于苹果的架构和ARM公版DynamlQ不同，不能简单粗暴地认为ARM公版架构计算了L3面积，就应该把苹果A系列的L3也算进去，算或者不算，评价的指标应该是他对于性能的影响，LLC的延迟是远高于寻常的cache的，他的特性往往对于cpu的性能是有损害的，但是他对于SOC上的其他部分，如GPU、NPU(NE)是有很大好处的，Anandtech在测试是发现，980、990、855、865的CPU都会跳过LLC进行寻址，目的就是避开LLC的高延迟，一个对于cpu性能有损害的部分你觉得在比较cpu面积的时候应该算在cpu上？也就是说，A12的cpu总面积只比980/990这些SOC的CPU面积大6%~13%，折算面积就是0.66~1.36平方毫米，所以基带面积论是不是很可笑？没有集成基带是之前苹果没有基带技术这点没有错，但是性能强绝对不是靠不集成基带省下来面积提升的。

控制成本这个就更为有意思了，首先猎户座的猫鼬已经死了，如果还有人坚持认为那是猎户座垃圾，高通和麒麟不一样，那么高通的kryo自研也死了，服务器上不用考虑面积和功耗上限的falkor也死了。如果还有人坚持认为麒麟是安卓端最后的倔强的话，嗯，确实，海思的自研服务器架构鲲鹏920没有死，那么性能怎么样呢，根据贴吧吧友的不严谨测试(存在虚拟机问题)，Specint2006目前打不过ARM家公版的N1，即A76的服务器完全版架构Ares。服务器架构尚且如此，您如果愿意相信海思在移动端拿出一个比A76更牛逼的架构，那当我没说。更致命的是，如果说受成本和产品营销的影响，毕竟4大核处理器还是比双大核更深入人心，几年前小白们还认为双核的A系打不过8核的安卓就是最简单的例子，无法做超强的大核可以理解，那么把小核做强是不是可以体现研发实力呢？现实往往残酷得令人绝望，A55已经走过了三代大核架构A75、A76、A77，苹果的超强小核心也走过了3个年头，A12小核心整数性能为12，功耗0.41w，浮点性能12.25，功耗为0.57w。而同代的855上的A55如何呢？整数性能5.42，功耗0.32w，浮点性能5.56，功耗0.4w。

而就是说用20~40%的功耗达到了2倍以上的性能，更为重要的是，这是基本同频率下的比较，想要控制功耗可以进一步降低频率。这种优势已经可以说是降维打击了。面积上，980上的A55面积为核心加L2是0.3788平方毫米，990 5G是0.372平方毫米，而A12小核是0.43平方毫米，大13%，折算面积0.05平方毫米，嗯………………塞牙缝。可能有人会说了，凭什么我A55加了L2，你A12小核不加？问得好，那么我们就加上所有收益的cache，4个A55加上全额L3 DSU是4.767/5.29平方毫米，4个A12小核加上L2是4平方毫米，嗯……………………反正横竖打不过了，留点面子……………………

其实这还没有结束，很多人都认为苹果是把面积换了性能，而ARM公版为了兼顾面积和功耗，和苹果大核心的设计思路和出发点不同。但是很多人可能不知道，ARM公版现在的情况不过是沿着苹果已经走过的路在走，只是时间点和制程节点上晚了几年。很简单我们看个例子，A10，6M的Cache，6发射，4.17平方毫米的单核面积.。980 6M的cache 1.26平方毫米的单核面积。865的A77，6发射，估算面积达到了1.9平方毫米(die shot上没有划分单元，只能依靠经验匡算)865整个cpu不含LLC已经达到13平方毫米，已经赶上A13。A12 2.07平方毫米，7发射，128kb的L1，事实上，如果用7nm重制A10毫无疑问会远低于2平方毫米，个人认为做到1.3平方毫米不是问题，所以事实上，ARM只是把路线目标放得比苹果长，就如苹果在28nm就上了A7，14nm的7420才赶上来，16nm苹果就上了A10，7nm的A76才赶上来，ARM公版其实和苹果的架构其实都是殊途同归，不过是苹果在制程比较落后的时候就激进地使用大规模的架构，而ARM等到制程成熟了再使用罢了，不管你信或者不信，ARM总要有一天也会用上现在看起来庞大无比的Cache，也会出现在看起来非常牛逼的小核，只是时间节点和制程延后了。

最后，我全文为什么一直拿A12和其他比呢？原因很简单，A13有1T FP16的AMX，FMA都等于1.5倍的AVX512了，详情参考之前的文章：

这个面积增上去怎么算？没法算，那只好让A12来代劳了。