基于Quartus Prime平台从新建工程开始以verilog HDL File保存为顶层文件并采用例化模块的设计方法,RTL Viewer、Sgnal Tap Logic Analyzer的使用

一、顶层文件的建立

会建工程的读者可以跳过子目录<1>新建工程

<1>新建工程

基于Quartus Prime平台从新建工程开始以verilog HDL File保存为顶层文件并采用例化模块的设计方法,RTL Viewer、Sgnal Tap Logic Analyzer的使用_第1张图片基于Quartus Prime平台从新建工程开始以verilog HDL File保存为顶层文件并采用例化模块的设计方法,RTL Viewer、Sgnal Tap Logic Analyzer的使用_第2张图片

注意存储地址以及文件名不能出现中文(电脑用户名是中文且喜欢把文件放在桌面的可以注意一下这个地方)

基于Quartus Prime平台从新建工程开始以verilog HDL File保存为顶层文件并采用例化模块的设计方法,RTL Viewer、Sgnal Tap Logic Analyzer的使用_第3张图片

然后一直next,直到:

基于Quartus Prime平台从新建工程开始以verilog HDL File保存为顶层文件并采用例化模块的设计方法,RTL Viewer、Sgnal Tap Logic Analyzer的使用_第4张图片

基于Quartus Prime平台从新建工程开始以verilog HDL File保存为顶层文件并采用例化模块的设计方法,RTL Viewer、Sgnal Tap Logic Analyzer的使用_第5张图片

也可以点击Finish

基于Quartus Prime平台从新建工程开始以verilog HDL File保存为顶层文件并采用例化模块的设计方法,RTL Viewer、Sgnal Tap Logic Analyzer的使用_第6张图片

把新建文件保存为顶层文件

基于Quartus Prime平台从新建工程开始以verilog HDL File保存为顶层文件并采用例化模块的设计方法,RTL Viewer、Sgnal Tap Logic Analyzer的使用_第7张图片

在弹出的:另存为窗口中,默认给出的名字,点击保存

基于Quartus Prime平台从新建工程开始以verilog HDL File保存为顶层文件并采用例化模块的设计方法,RTL Viewer、Sgnal Tap Logic Analyzer的使用_第8张图片

<2>顶层文件编写例化模块代码的基础语法

基于Quartus Prime平台从新建工程开始以verilog HDL File保存为顶层文件并采用例化模块的设计方法,RTL Viewer、Sgnal Tap Logic Analyzer的使用_第9张图片

基于Quartus Prime平台从新建工程开始以verilog HDL File保存为顶层文件并采用例化模块的设计方法,RTL Viewer、Sgnal Tap Logic Analyzer的使用_第10张图片

基于Quartus Prime平台从新建工程开始以verilog HDL File保存为顶层文件并采用例化模块的设计方法,RTL Viewer、Sgnal Tap Logic Analyzer的使用_第11张图片

基于Quartus Prime平台从新建工程开始以verilog HDL File保存为顶层文件并采用例化模块的设计方法,RTL Viewer、Sgnal Tap Logic Analyzer的使用_第12张图片

基于Quartus Prime平台从新建工程开始以verilog HDL File保存为顶层文件并采用例化模块的设计方法,RTL Viewer、Sgnal Tap Logic Analyzer的使用_第13张图片

二、RTL Viewer的使用

基于Quartus Prime平台从新建工程开始以verilog HDL File保存为顶层文件并采用例化模块的设计方法,RTL Viewer、Sgnal Tap Logic Analyzer的使用_第14张图片

可以通过RTL Viewer查看模块间的连接情况以及各个端口的数据位宽

基于Quartus Prime平台从新建工程开始以verilog HDL File保存为顶层文件并采用例化模块的设计方法,RTL Viewer、Sgnal Tap Logic Analyzer的使用_第15张图片三、Sgnal Tap Logic Analyzer的使用

先将程序下载到开发板

基于Quartus Prime平台从新建工程开始以verilog HDL File保存为顶层文件并采用例化模块的设计方法,RTL Viewer、Sgnal Tap Logic Analyzer的使用_第16张图片

基于Quartus Prime平台从新建工程开始以verilog HDL File保存为顶层文件并采用例化模块的设计方法,RTL Viewer、Sgnal Tap Logic Analyzer的使用_第17张图片

基于Quartus Prime平台从新建工程开始以verilog HDL File保存为顶层文件并采用例化模块的设计方法,RTL Viewer、Sgnal Tap Logic Analyzer的使用_第18张图片

基于Quartus Prime平台从新建工程开始以verilog HDL File保存为顶层文件并采用例化模块的设计方法,RTL Viewer、Sgnal Tap Logic Analyzer的使用_第19张图片

打开Sgnal Tap Logic Analyzer

基于Quartus Prime平台从新建工程开始以verilog HDL File保存为顶层文件并采用例化模块的设计方法,RTL Viewer、Sgnal Tap Logic Analyzer的使用_第20张图片

基于Quartus Prime平台从新建工程开始以verilog HDL File保存为顶层文件并采用例化模块的设计方法,RTL Viewer、Sgnal Tap Logic Analyzer的使用_第21张图片

基于Quartus Prime平台从新建工程开始以verilog HDL File保存为顶层文件并采用例化模块的设计方法,RTL Viewer、Sgnal Tap Logic Analyzer的使用_第22张图片

你可能感兴趣的:(fpga开发)