Quartus prim实现模块化电路设计,生成子电路元件并在Block Diagram File中调用的解决方案(关于FPGA的复杂工程设计的相关博客都会采用此方法)

 <1>新建工程

Quartus prim实现模块化电路设计,生成子电路元件并在Block Diagram File中调用的解决方案(关于FPGA的复杂工程设计的相关博客都会采用此方法)_第1张图片

<2>新建Block Diagram File

Quartus prim实现模块化电路设计,生成子电路元件并在Block Diagram File中调用的解决方案(关于FPGA的复杂工程设计的相关博客都会采用此方法)_第2张图片

<3>保存为顶层文件

Quartus prim实现模块化电路设计,生成子电路元件并在Block Diagram File中调用的解决方案(关于FPGA的复杂工程设计的相关博客都会采用此方法)_第3张图片

<4>新建Verilog HDL File 文件(用来编写子模块电路代码)

Quartus prim实现模块化电路设计,生成子电路元件并在Block Diagram File中调用的解决方案(关于FPGA的复杂工程设计的相关博客都会采用此方法)_第4张图片

<5>保存文件并命名文件

Quartus prim实现模块化电路设计,生成子电路元件并在Block Diagram File中调用的解决方案(关于FPGA的复杂工程设计的相关博客都会采用此方法)_第5张图片

<6>调用元件

Quartus prim实现模块化电路设计,生成子电路元件并在Block Diagram File中调用的解决方案(关于FPGA的复杂工程设计的相关博客都会采用此方法)_第6张图片

<7>设置端口属性

Quartus prim实现模块化电路设计,生成子电路元件并在Block Diagram File中调用的解决方案(关于FPGA的复杂工程设计的相关博客都会采用此方法)_第7张图片

你可能感兴趣的:(FPGA,数据库,fpga开发,开发语言)