数电_第四章_组合逻辑电路

概述

组合逻辑的特点：

1. 任何时刻输出仅取决于当前的输入；
2. 由门电路构成；
3. 无反馈线。

分析方法

情形：已知电路，求输出$F$，分析电路功能。

1. 从输入端到输出端，逐级写出各逻辑门的输出；
2. 化简逻辑函数；
3. 列出真值表；
4. 分析逻辑功能。

题型八：分析组合逻辑电路

设计方法

1. 确定输入(物理量怎么表示)、输出(输出有哪些)和他们之间的关系(什么输入对应什么输出)；
2. 列出真值表；
3. 得到函数的最简形式；
4. 画出电路图。

题型九：设计组合逻辑电路

含随意项的例子：

封装的组合逻辑

编码器（普通编码器之8线-3线编码器）

将$2^n$个输入用$n$个二进制输出表示。

当使能信号有效时，第几位输入信号有效，输出的二进制就是几。其他输入都被认为是随意项。

译码器

输入$n$位的二进制数，输出$2^n$个输入的各种组合。

2线-4线译码器

以高电平有效的24Decoder为例，输入数码是二进制数几，第几号输出就是唯一的高电平。

其符号为：

其中的小圆圈和E上的“非”符号，都是表示它是低有效的。

高有效2-4译码器的逻辑意义是输出最小项。

低有效24译码器的功能相反：输入数码是二进制数几，第几号就输出唯一低电平。

低有效3线-8线译码器（74138）

译码器实现逻辑函数

1. 高有效译码器+或门（与或式）
   
2. 低有效译码器+与非门
   
3. 低有效译码器+与门
   

多路数据选择器MUX

功能：在多路数据中选择一路进行输出。

4线1线MUX

从四个数据中选择一个输出，开关由AB控制。

$n$位地址线可以控制$2^n$个数据输入。

控制码是几，就把第几号数据发送到唯一的输出端。

74153由两个41MUX组成，其结构如图所示：

8线-1线MUX（74151）

比较器

比较两个二进制数的大小。

一位比较器

四位比较器

从高位开始，一旦满足关系，就输出结果。

当四位数都相等时，用级联的结果进行判断。

九个输入三个输出。

加法器

半加器

实现两个1位二进制数的相加。

常用的符号有：

全加器

竞争与冒险

竞争指的从输入到输出的途径不同、延迟时间不同，从而导致输出的时间不同的这一现象。
冒险指的是竞争结果导致逻辑电路产生的错误输出。

分类与判别

冒险分为0型冒险和1型冒险。

上图可以看到A在第二条路径上，经过与门前碰到了非门，所以造成了一定延迟。

因为是或门，所以有高则高，同低则低，这导致了窄的负脉冲的出现，因此是0型冒险。

而1型冒险则是因为毛刺是窄的正脉冲。

消除方式

1. 接入滤波电容，将毛刺过滤掉。
2. 引入取样脉冲。
3. 修改设计方案。Kmap中两个圆相切会存在冒险。有一种方法是加入冗余项。