[Verilog] 加法器实现

1. 4位的加法器

先来一个最基本的的Verilog加法器

设计代码

module adder_4bit (input [3:0] a, b, output [3:0] sum, output carry);
    assign