嵌入式Linux开发必会：Makefile入门

前言

Makefile是一种用于自动化构建软件项目的文件，它包含了一系列规则和命令，用于指导构建工具（如GNU Make）在项目开发过程中执行编译、链接、打包等操作。

Makefile在项目开发中的作用是帮助开发人员自动化地管理和构建项目，提高了开发效率，简化了构建过程，同时也提供了灵活性和可移植性。

俗话说得好，一个人的能力怎么样就要看他会不会写大项目的Makefile

 一、显示规则：

目标target：

​    目标文件:依赖文件

## 这里需要到过来 类似于递归
hello:hello.o
	gcc hello.o -o hello
hello.o:hello.S
	gcc -c hello.S -o hello.o
hello.s:hello.i
	gcc -S hello.i -o hello.S
hello.i:hello.c
	gcc -E hello.c -o hello.i

伪目标： .PHONY:

没有目标文件

.PHONY:
clear:
        rm -rf *.o *.S *.i

二、变量和常量

=  替换

+= 追加

:= 常量赋值

TAR=hello
CC:=gcc
OBJ=xxx.o xxx.o

$(TAR):$(OBJ)
	$(CC) $(OBJ) -o $(TAR)
XXX1.o:xxx1.c
	$(CC) -c xxx1.c -o xxx1.o
XXX2.o:xxx2.c
	$(CC) -c xxx2.c -o xxx2.o

三、隐式规则

%.c 或者%.o  ： 任意的.c 或者 .o文件

*.c 或者 *.o ：所有的.c .o文件

TAR=hello
CC:=gcc
OBJ=xxx.o xxx.o

$(TAR):$(OBJ)
	$(CC) $(OBJ) -o $(TAR)
%.o:%.c
	$(CC) -c %.c -o %.o

.PHONY:
clear:
        rm -rf *.o *.S *.i

四、通配符

$^  所有的依赖文件   $@ 所有的目标文件  $< 第一个依赖文件的第一个文件

TAR=hello
CC:=gcc
OBJ=xxx.o xxx.o

$(TAR):$(OBJ)
	$(CC) $(OBJ) -o $(TAR)   -->  $(CC) $^ -o $@
%.o:%.c
	$(CC) -c %.c -o %.o

.PHONY:
clear:
        rm -rf *.o *.S *.i

五、函数

1. subst函数：用于替换字符串中的子串。语法为$(subst from,to,text)，例如：

   NEW_TEXT = $(subst old,new,$(TEXT))

2. patsubst函数：用于模式替换，可以替换变量中的模式。语法为$(patsubst pattern,replacement,text)，例如：

   NEW_FILES = $(patsubst %.c,%.o,$(SOURCE_FILES))

3. wildcard函数：用于查找符合指定模式的文件名。语法为$(wildcard pattern)，例如：

   SOURCE_FILES = $(wildcard *.c)

4. foreach函数：用于遍历列表中的每个元素并执行相应的操作。语法为$(foreach var,list,text)，例如：

   OBJECTS = $(patsubst %.c,%.o,$(SOURCE_FILES))

5. if函数：用于条件判断。语法为$(if condition,truepart,falsepart)，例如：

DEBUG_FLAG = $(if $(DEBUG),-g,)

    6.自定义函数

define function_name
    # 在这里编写函数的操作和逻辑
    # 可以使用Makefile的语法和内置函数
endef


# 例子
define my_function
    @echo "Hello, $(1)!"
endef

target:
    $(call my_function, World)