calibre进行pex提取寄生参数，生成的引脚pin丢失不全

小弟最近在学后仿流程，在进行pex后报出以下warning：
WARNING: Not creating terminal VOUT in (inverter calibre) since matching terminal was not found on symbol.
WARNING: Not creating terminal VIN in (inverter calibre) since matching terminal was not found on symbol.
WARNING: Schematic instance D0_noxref not found.
NOTE: Copying properties from schematic instance of (smic55llrf:nod33ll:symbol) to instance of (smic55llrf:nod33ll:ivpcell).
NOTE: Copying properties from schematic instance of (smic55llrf:pod33ll:symbol) to instance of (smic55llrf:pod33ll:ivpcell).
INFO (SCH-1170): Extracting “inverter calibre”
Warning: Terminal “Vin” in view symbol not found in “inverter calibre”.
Warning: Terminal “Vout” in view symbol not found in “inverter calibre”.
Warning: Terminal “Vin” in view schematic not found in “inverter calibre”.
Warning: Terminal “Vout” in view schematic not found in “inverter calibre”.
Calibre View generation completed with 7 WARNINGs and 0 ERRORs.
Please consult the CIW transcript for messages.

最后提取出的寄生参数电路网表引脚不全，就像warning中说的缺少VIN和VOUT，这样后仿也没法进行。在网上搜了之后，应该是pex提取网表时候不区分字母大小写，一律提取出的电路端口命名都是大写，但是我的电路schemetic输入输入端口分别是Vin和Vout，有小写字母，于是就出了问题，提取出的端口就丢失了Vin和Vout。

可以把schemetic和layout还有symbol的端口都命名成纯大写字母，就可以解决这个问题。
还可以找到lvs文件，我的lvs文件里面有一个大小写敏感控制选项：
把FALSE改成TRUE就可以让pex提取时区分大小写，这样schemetic有小写字母也可以生成相应端口。
我又仔细看了我的lvs文件，大小写敏感控制选项最后控制的其实是
LAYOUT CASE YES
SOURCE CASE YES
LVS COMPARE CASE YES
这三句命令

因此如果lvs文件里没有大小写敏感控制选项，把这三句命令加到lvs文件里，同样可以达到让pex提取时区分大小写的效果，也可以解决问题。

如有错误恳请大家斧正~