基于电源完整性的一些PCB设计建议

基于电源完整性的一些PCB设计建议

1. 尽量减少电源和地通路之间的环路电感，在相邻的层上分配电源和接地面时，使用尽可能薄的电介质；

2. 通过在平面之间使用尽可能高的介电常数来获得平面之间的最低阻抗，与尽可能薄的介电常数设计保持一致；

3. 使用尽可能多的平行电源和地平面对；

4. 电源布局时，将相同流向的电流分开，相反流向的电流靠近；

5. 将每个电源通孔尽可能靠近接地通孔，因为，如果不能让它们相互靠近至少在与其通孔长度相等的间距内，就不会产生明显的耦合效应；

6. 将电源和接地面尽可能靠近安装去耦电容器的表面；

7. 使用多个通孔连接同一电源或地焊盘，但要尽量保持通孔之间的距离，以避免产生互感；

8. 当布线到电源或地平面时，使用直径尽可能大的通孔进行连接；

9. 在电源和接地焊盘上使用多路连接，以最大限度地减少导线连接的回路电感；

10. 如果可能，选择具备尽可能多的电源和接地连接的芯片封装；

11. 保持去耦电容及其过孔之间的所有表面走线尽可能短而宽；

12. 使用足够数量的电解电容，以保持低频时电源供电的低阻抗；

13. 使用足够数量的去耦电容，以降低高频时的电源网络等效电感；

14. 使用小封装的去耦电容，并尽量减少从电容器焊盘到电源和地平面的所有连接的长度；

15. 在芯片处放置尽可能多的低电感去耦电容；

16. 估计去耦电容值和数量的唯一方法是使用包括片上电容和封装引线电感在内的仿真模拟；

17. 如果没有关于封装或芯片的任何信息，可以从1 MHz到约50 MHz的频段上，设计尽可能平坦的低阻抗。

以上内容摘选自“100+ PCB design guidelines to minimize signal integrity problems, Eric Bogatin”