vivado RTL 非项目模式下的精细化设计

非项目模式下的精细化设计

在非项目模式下,您可以执行RTL的详细说明。您也可以交叉探测返回RTL并运行DRC。交叉探测需要使用start_gui Tcl命令。您可以在使用或不使用Vivado IDE的情况下执行DRCs。以下是一个脚本,该脚本来源于各种文件,并使用synth_design详细说明RTL带有-rtl选项的Tcl命令。该脚本还加载Vivado IDE,以便您可以交叉探测从原理图或网表返回RTL源。

注意:在非项目模式下加载Vivado IDE时,没有流导航器。相反,您必须使用工具菜单和Tcl控制台来完成任务。

# create_bft_batch.tcl
# bft sample design
# A Vivado script that demonstrates a very simple RTL-to-bitstream batch
flow
#
# NOTE: typical usage would be "vivado -mode tcl -source
create_bft_batch.tcl"
#
# STEP#0: define output directory area.
#
set outputDir ./Tutorial_Created_Data/bft_output
file mkdir $outputDir
#
# STEP#1: setup design sources and constraints
#
read_vhdl -library bftLib [ glob ./Sources/hdl/bftLib/*.vhdl ]
read_vhdl ./Sources/hdl/bft.vhdl
read_verilog [ glob ./Sources/hdl/*.v ]
read_xdc ./Sources/bft_full.xdc
#
# STEP #2 Elaborate the RTL and start the GUI for interaction
#
synth_design -top bft -part xc7k70tfbg484-2 -rtl
start_gui
# Use stop_gui to quit the GUI and return back to the Vivado IDE Tcl
command line

你可能感兴趣的:(fpga开发)