【INTEL（ALTERA）】JESD204C FPGA IP绑定硬件设计在连接过程中有时会失败

  说明

由于英特尔® Quartus® Prime Pro Edition 软件版本 21.4 中存在问题，您可能会看到JESD204C 英特尔® FPGA IP绑定硬件设计有时会在启动时无法链接。
因为未断言接收器端JESD204C同步标头锁定 （SH_LOCK） 或扩展多块锁定 （EMB_LOCK）。
这是由 TX 纠偏失调引起的，当JESD204C 英特尔 FPGA IP中的原生 PHY 的通道绑定和双倍宽度传输模式设置打开时，会发生这种错位。

可通过地址 0x9 中的 E-Tile PMA 寄存器观察到该问题：

• cfg_tx_deskew_sts[2]（0x9位[4]）显示“0”
• cfg_tx_deskew_sts[1：0]（0x9 位[3：2]）显示不“11”

---

解决方案

有两种解决方法：

方法 A ：
创建一个 while 循环，连续运行 PMA 复位，直到未观察到纠偏错误。收发器 PMA 复位有助于恢复链路JESD204C，但可能不是一个可行的解决方案，因为在链路建立之前需要重复执行此操作。

方法 B ：
使用非绑定模式而不是绑定模式。