Xilinx 黑金ZYNQ开发板AX7020，利用VIVADO进行FPGA程序烧录

参考黑金的AX7020开发板资料中的SDK实验篇PDF教程文件。

（1）创建工程，步骤与SDK实验篇中的步骤一致；配置PS端时应该可以只选需要的加载方式，如QSPI或者SD，我目前是两种都勾选了，但是只用了QSPI方式。

第一章，1.2.（1）-1.2.（11）

00：00

（2）通过 “Run Block Automation” 完成端口导出，连接FCLK_CLK0到M_AXI_GP0_ACLK，然后保存，创建HDL文件，生成Block输出文件。

第一章，1.2.（18）-1.2.（26）

01：55

（3）将之前JTAG模式下（掉电程序丢失）的工程相关文件拷贝至SDK工程内，主要包括源文件以及引脚配置文件；也可以在此处开始PL端程序设计，与JTAG模式下的程序设计流程一致。

02：50

（4）在FPGA程序的顶层文件调用之前创建的HDL文件（design_1_wrapper文件），综合并生成bit流；此时可以进行调试，步骤与JTAG模式一致，掉电程序会丢失。

05：47

（5）导出硬件，勾选 “包含bit流“ ，此时会有一个XXX.sdk文件夹，里面的XXX.hdf文件就包含了硬件设计的信息；

第一章，1.2.（28）-1.2.（29）

12：21

（6）然后需要通过“File->Launch SDK“选项实现硬件信息的拆解，SDK软件启动完成之后，在XXX.sdk->XXX_hw_platform_0文件夹下就有FPGA程序的bit流文件，此时可以关闭SDK软件和VIVADO软件内的工程；

第一章，1.3.（1）-1.3.（2）

12：49

（7）通过VIVADO打开开发板提供的SDK例程任意一个，然后“File->Launch SDK“，在SDK软件中右键工程名对应的APP工程，”Create BOOT Image“，创建BOOT文件，选择生成的BOOT文件的存放路径，添加刚刚的FPGA 工程的bit流文件，调整三个文件顺序为，bootloader文件fsbl.elf，bit流文件，该APP工程对应的XXX.elf文件，“Create Image“此时在目标路径下就可以找到BOOT文件；至此已经得到所需的烧写文件。

第一章，1.4.2

14：08

（8）在SDK软件菜单选择“Xilinx->Program flash“，选择得到的BOOT文件，以及黑金提供的fsbl文件，勾选verify after flash，烧录即可。

第一章，1.4.4

16：17

（9）烧录完成需要重启设备即可从QSPI加载程序。

17：20

（10）更改FPGA程序需要重新进行（4）-（9）步。

18：15

黑金SDK实验篇教程文档：

链接：https://pan.baidu.com/s/1cusMcteeQRKBQRPxI0jLpg?pwd=xt2t

提取码：xt2t

视频链接：Xilinx 黑金ZYNQ开发板AX7020，FPGA程序烧录_哔哩哔哩_bilibili