Vivado Digilent IP核

最近在做FPGA的视频处理,学习中看见大佬使用现成的IP核会方便很多,其中就包括Dynamic clock generator IP核,根据视频分辨率不同产生动态时钟脉冲的IP核,可以说是相当的方便了,Dynamic 提供的IP核可以在github上面找到、下载,在vivado中直接调用即可。

Vivado Digilent IP核_第1张图片

代码下载后解压出来

在Vivado中左侧操作栏 Flow Navigator->settings->IP->Repository->加号

到解压路径下添加自己要使用的IP核就好啦  路径中最好没有中文,以免报错

Vivado Digilent IP核_第2张图片

 添加后在Block design下 Add IP 就可以看到刚才添加的IP核了

Vivado Digilent IP核_第3张图片

 

下载地址: GitHub - Digilent/vivado-library

你可能感兴趣的:(fpga开发)