FPGA学习总结1 - 电源引脚

FPGA学习总结1 - 电源引脚

---

---

前言

基于Xilinx Artix7平台

---

1. VCCINT：内核电压

 Power supply for the internal core logic，内核电压。
 A7：0.9V or 1.0V。

2. VCCBRAM：Block RAM电压

 Power supply pins for the FPGA logic block RAM，块RAM电压。
 A7：1.0V。

3. VCCAUX：辅助电压

 Power supply pins for auxiliary circuits，辅助电压。
 A7：1.8V。

4. VCCAUX_IO_G#：辅助IO电压

 Power supply pins for auxiliary I/O circuits，辅助IO电压。
 A7：1.8V or 2.0V。

5. VCCO_#：IO电压

 Power supply pins for output drivers(per bank)，IO电压。
 A7：1.2V，1.35V，1.5V，1.8V，2.5V，3.3V，±%5。
 同一BANK的VCCO必须连接到相同的电压源。
 在HP I/O组中，如果I/O标准电压要求<1.8V，但施加VCCO2.5V，则设备自动进入过电压保护模式，用正确的VCCO电平重新配置设备可恢复正常操作。

6. VCCBATT_0：Battery Backup Supply

 FPGA内部易失性存储器的电池备用电源，该存储器存储AES解密器密钥，如果需要易失性存储区域的解密密钥，请将此引脚连接在电池上，以便在FPGA未通电时保存密钥，如果不使用失性存储区域解密密钥，VCCBATT连接至VCCAUX。此引脚名称包含“_0”,但不是I/O，不受VCCO_0影响。

7. MGTAVCC_G#：

 吉比特收发器（GTP/GTX/GTH/GTZ）内部模拟电路的模拟电源，包括锁相环，发送器，接收器的模拟电路。A7：1.0V。
 此电压的电源不应与其他负载共享。为了获得最佳性能，电源纹波应小于10mV Vpp。
 如果电源组内的通道没有用到，可以将电源引脚接地。
 建议每个电源组提供的陶瓷滤波电容：1 of 4.7uF 10%，2 of 0.1uF 10%。

8. MGTAVTT_G#：

 吉比特收发器（GTP/GTX/GTH/GTZ）发送器和接收器终端电路的模拟电源。A7：1.2V。
 此电压的电源不应与其他负载共享。为了获得最佳性能，电源纹波应小于10mV Vpp。
 如果电源组内的通道没有用到，可以将电源引脚接地。
 建议每个电源组提供的陶瓷滤波电容：1 of 4.7uF 10%，2 of 0.1uF 10%。

9. MGTVCCAUX_G#：

 吉比特收发器（GTP/GTX/GTH/GTZ）内部QPLL辅助电源，包括锁相环，发送器，接收器的模拟电路
 A7：1.8V。

10. RSVDGND：IO电压

 Reserved pins, tie to GND。

11. VREF：

 当组内I/O需要VREF时，该组的两个多功能引脚作为VREF输入。7系列FPGA可以通过使能 INTERNAL_VERF约束来使用内部参考电压。
 单个BANK只能有一个参考电压。
 单端I/O标准使用差分输入缓冲会要求一个参考输入电压（VREF），这种标准信号称为伪差分信号，如DDR2/3使用的差分SSTL电平标准。在I/O bank中，VREF电压需要时，此时该类型管脚需要当作电源管脚使用。
 伪差分电平，就是信号接收端是一个差分的接收器，一端固定接参考电压，而另一端接单端信号线。输入信号电压与参考电压之间进行比较，作为判断输入信号高低的标准。

12. Summary

 1.如果VCCINT和VCCBRAM在相同的电压下工作，VCCINT和VCCBRAM连接到同一个电源。
 2.即使VCC0将至0V，配置数据也会被保留。
 3.每个BANK的总电流不应超过200mA。