FPGA时序分析

FPGA时序分析

1.1 亚稳态

FPGA中亚稳态【Tsu建立时间】【Th保持时间】【Tmet决断时间】【recovery恢复时间】【removal移除时间】

1.2 跨时钟域分析

CDC跨时钟域处理及相应的时序约束【set_clock_groups】【set_max_delay】

1.3 全局复位

Xilinx全局复位要点

1.4 数制与进制

原码、反码、补码

补码对于有符号负数是先取反再加一,勿弄反

  • 典型例题展示
    FPGA时序分析_第1张图片

你可能感兴趣的:(FPGA,learining,fpga开发)