Xilinx 7系列FPGA架构之器件配置（一）

引言：本系列博文描述7系列FPGA配置的技术参考。作为开篇，简要概述了7系列FPGA的配置方法和功能。随后的博文将对每种配置方法和功能进行更详细的描述。本文描述的配置方法和功能适用于所有7系列家族器件，只有少数例外。

1.概述

Xilinx®7系列FPGA通过将特定于应用程序的配置数据（位流）加载到内存中进行配置。7系列FPGA可以主动从外部非易失性存储设备加载，也可以通过外部智能源（如微处理器、DSP处理器、微控制器、PC或板测试仪）被动进行配置。在任何情况下，都有两个通用配置数据路径。第一个是串行数据路径，这种情况需要最少的硬件管脚连接。第二个数据路径是8位、16位或32位数据路径，用于更高性能或访问（或链接）行业标准接口，非常适合外部数据源，如处理器或x8或x16并行闪存。

与处理器和处理器外围设备一样，Xilinx FPGA可以在线重新编程，编程次数无限制。由于Xilinx FPGA配置数据存储在CMOS配置锁存器（CCL）中，因此必须在断电后对其进行重新配置。每次通过专用配置引脚将比特流加载到FPGA器件中。这些配置引脚可以用作多种不同配置模式的接口：

• 主动-串行配置模式

• 从（或被动）-串行配置模式

• 主动-并行（