脚本工具：使用TCL方式进行modelsim 仿真

第一步，设置modelsim 的工作路径，选择存放仿真相关do文件的文件夹下

# 设置工作库路径
set work_library "work"

第二步 编写 指令do文件

vlib work
do do/compile_rtl.do
do do/compile_sim.do

第三步 编写 编译do文件

vlib work
##
vcom            -work work				../RTL/*.vhd
vlog            -work work				../RTL/*.v

第四步，编写仿真指令do文件

vlog -work work  +define+tb_00=1 -work work +incdir+sim_model	{sim_model/tb_TDC.v}

第五步，启动仿真do文件

##tb00.do
vlog +define+tb_00=1 -work work +incdir+sim_model		{sim_model/tb_TDC.v}

vsim  -gui -voptargs=+acc=rn   +notimingchecks -t ps work.tb_start_stop_gen

set NumericStdNoWarnings 1
set StdArithNoWarnings   1

do wave/wave.do

run 2ms

TCL脚本示例，设置和启动ModelSim仿真：

# 设置工作库路径
set work_library "work"
vlib $work_library

# 编译源文件到指定的工作库
vlog -work $work_library path_to_source_file_1.v
vlog -work $work_library path_to_source_file_2.v

# 加载设计并开始仿真
vsim -lib $work_library top_module_name

# 添加波形以便观察
add wave -position end sim:/top_module_name/*

# 运行仿真
run -all

# 退出ModelSim
quit -force

• vlib 命令用于创建一个新的工作库。
• vlog 命令编译Verilog源文件，并将其添加到之前创建的工作库中。
• vsim 命令加载顶层模块的设计准备仿真。
• add wave 命令用来在波形查看器中添加信号，方便仿真过程中监控。
• run -all 命令执行仿真直到结束。
• 最后，quit -force 命令强制关闭ModelSim。

可以根据具体需求进行调整，例如添加更多的仿真配置选项、执行特定于设计的操作或生成报告。使用TCL脚本可以大大提升仿真的效率和可重复性，同时也为处理复杂的设计提供了灵活性。