FPGA学习笔记（二）Verilog语法初步学习(语法篇1)

FPGA系列文章目录

一、FPGA学习笔记（一）入门背景、软件及时钟约束

二、FPGA学习笔记（二）Verilog语法初步学习(语法篇1)

三、FPGA学习笔记（三） 流水灯入门FPGA设计流程

四、FPGA学习笔记（四）通过数码管学习顶层模块和例化的编写

五、FPGA学习笔记（五）Testbench（测试平台）文件编写进行Modelsim仿真

六、FPGA学习笔记（六）Modelsim单独仿真和Quartus联合仿真

七、FPGA学习笔记（七）verilog的深入学习之任务与函数（语法篇3）

---

语法篇系列目录

FPGA学习笔记（二）Verilog语法初步学习( 语法篇1)

FPGA数字电子技术复习笔记（一）verilog语法规则补充（语法篇2）

FPGA学习笔记（七）verilog的深入学习之任务与函数（语法篇3）

---

重要声明

作为HDL语言，有两种基本的用途：系统仿真和设计实现。所有的HDL描述都可用于仿真，但并非所有的HDL描述都可综合。

参考：FPGA学习笔记—Verilog HDL 可综合语句和不可综合语句汇总

---