门电路及上下拉电阻学习小结

门电路及上下拉电阻学习笔记

对数字电路中的一些常用概念，门电路， ttl ， cmos ， oc, od ；三态，上拉下拉电阻，拉电流、灌电流一直以来感到 confused 。这些概念虽然基本，但是真正要透彻的理解可能还是需要一个过程。今天先在这里做个小结。只对目前的认识做个笔记。

1．  门电路：

常用的是 TTL 门和 CMOS 门。前者是以双极型晶体管为基础的双极型集成电路，后者是以场效应晶体管为基础的集成电路，两者性能上比较起来主要有以下不同：

（１）   ＴＴＬ门电路是电流控制器件， ＣＭＯＳ电路是电压控制器件。由输出特性便可看出：晶体管 输出特性：ｉ _Ｃ ＝ｆ (v _CE ) ｜ i _Ｂ ＝常数，输入控制端为 i _Ｂ， 场效应管输出特性：ｉ _Ｄ ＝ f(v _DS ) ｜ v _GS = 常数，输入控制端为 v _GS

（２）   TTL 门电路输入端电流大（ uA ），ｉ _Ｂ ＝ f(v _BE ) ，功耗大（十几 mW ）。而 CMOS 门电路 输入电阻高达１０^７ 欧姆，因此 输入电流很小，约为０。功耗低，静态时为 0.001 到 0.01 ｍ W 。但 CMOS 电路本身功耗跟输入信号频率有关，频率越高，功耗越大。

（３）   TTL 电路的速度快，传输延迟时间短（ 5-10ns ）， CMOS 电路速度慢，传输延迟时间长 (25-50ns) .

（４）   逻辑电平不一样， TTL 高电平最小为 2.4V ，低电平最大为 0.8V. 而 CMOS 外接电源电压为 VCC 时，输出高电平近似 VCC ，低电平近似 0. 阈值电压为１／２ VCC 。 CMOS 电平的噪声容限大。抗干扰能力强。

（５）   扇出系数： TTL ： 5-12 ； CMOS ： >50.

（６）   电源电压： TTL ： 5 ； CMOS ： 3-15 。

CMOS 器件的正确使用：

（１）   输入电路加静电防护或嵌位电路（ TVS ）管，避免瞬间电压过大造成损坏。尤其适用于芯片电源输入端。

（２）   不使用的输出端不能悬空，因为其对干扰信号捕捉能力强，易受干扰。

（３）   输入端加过流保护，接低内阻信号源时，要在输入端和信号源间加限流电阻，使输入电流在 1mA 内

（４）   当系统由几个电源供电时，启动时先接通 CMOS 电路电源，再接入信号源或负载电路；关闭时正好相反。

 

集电极开路 OC 门和漏极开路 OD 门：

为 TTL 和 CMOS 的开路门电路，特点主要有以下方面：

（１）   把原来集电极（漏极）上的低阻抗输出管去掉， 不加上拉电阻时为高组态，输入变化不能驱动输出改变。只有加上上拉电阻，输出端才可实现 0,1 两种状态。并 通过设定外加上拉电阻（限流）的值 来减小灌电流，进而实现输出端直接连接，并联使用。一般的 TTL 门输出端不能直接连接，否则这些门的输出管之间由于低阻抗而形成很大的灌电流，烧坏器件。

（２）   用作电平转换，用作驱动器。输出电压的值为外接上拉电阻的电源在上拉电阻和负载电阻之间进行分压后负载电阻上的电压值。与输入电压大小无关。上拉电阻的选取考虑两方面：降低芯片功耗及灌电流要使上拉电阻足够大，增强驱动能力，确保驱动电流要使上拉电阻足够小。综合考虑选取。

 

三态门 ST ：

三态门是在普通门电路的基础上增加了控制端，使输出多了一个高阻状态。有三态 TTL 门也有三态 CMOS 门。但它跟普通的门一样仍然是推拉式的低阻输出。使用时不需外加上拉电阻，开关速度比 OC 门快。用于多个门输出共享数据总线，使能信号中只允许一个为有效电平。常用三态门做输出缓冲器。

 

其他门电路（不常用，未仔细研究，用到时再说吧）：

OE 门：发射极开路，使用时接下拉电阻。

ECL 门：发射极耦合逻辑门。晶体管工作在放大和截至状态。差分输入输出。高电平 -0.8 ，低电平 -1.6 。电源电压： -5.2 。

 

 

上拉和下拉电阻的使用小结：

1．  输入端接上拉或下拉电阻，防止输入端悬空，可使输入端在常态下有确定的状态，防干扰或误操作

2．  输出端接上拉电阻，增大拉电流，提高驱动能力。

3．  输出端加上拉提高输出电平，提高噪声容限增强抗干扰能力

4．  长线传输中加上下拉电阻，使阻抗匹配。

5．  用于不同电平间的转换

选取原则：

1．  考虑功耗和芯片灌电流能力，选取值要足够大

2．  确保驱动电流，选取值要足够小。

3．  高低电平设定

4．  频率特性：高频时，电阻越大会增加充放电时间，使波形边沿变缓。