20135219洪韶武——信息安全系统设计基础第五周学习总结

信息安全系统设计基础第五周学习总结

学习任务：教材第四章【处理器体系结构】

学习时间：10小时

 一、教材知识点梳理【4.1-4.3】

1.ISA【指令集体系结构】

　　一个处理器支持的指令和指令的字节级编码

　　ISA在编译器编写者和处理器设计人员之间提供了一个概念抽象层，编译器编写者只需要知道允许哪些指令，以及它们是如何编码的，而处理器设计者必须建造出执行这些指令的处理器。

2.流水线化的处理器

　　这个处理器将每条指令的执行分解成五步，每个步骤由一个独立的硬件部分或阶段来处理。指令步经流水线的各个阶段，且每个时钟周期有一条新指令进入流水线。所以，处理器可以同时执行五条指令的不同阶段。

3.Y86指令集体系结构

　　定义一个指令集体系结构，例如Y86，包括定义各种状态元素、指令集和它们的编码、一组编程规范和异常事件处理。

4.程序员可见状态

　　Y86程序中的每条指令都会读取或修改处理器状态的某些部分

5.存储器

　　从概念上来说就是一个很大的字节数组，保存着程序和数据。Y86程序用虚拟地址来引用存储器位置。

6.指令编码

　　指令的字节级编码，每条指令需要1~6个字节不等，这取决于需要哪些字段，每条指令的第一个字节表明指令的类型。

7.状态码stat

　　 描述程序执行的总体状态

8.Y86异常

　　代码值1-AOK,表示程序执行正常，而其他一些代码则发生了某种类型的异常

　　代码值2-HLT，表示处理器执行了一条halt指令

　　代码值3-ADR，表示处理器试图从一个非法地址读或从非法地址写

　　代码值4-INS ，表示遇到了非法的指令代码

9.指令集模拟器YIS 

　　模拟Y86机器代码程序的执行，这种模拟有助于在有实际硬件可用之前调试程序，也有助于检查模拟硬件或者在硬件上运行程序的结果

10.逻辑门-数字电路的基本计算元素

　　他们产生的输出，等于他们输入位值的某个布尔函数。逻辑门总是活动的，一旦一个门的输入变化了，在很短的时间内，输出会相应的变化。

11.组合电路和HCL布尔表达式

　　通过组合网构建计算块，这样称组合电路。

　　构建网的两条限制：

　　　　*两个或多个逻辑门的输出不能连接在一起，否则可能使线上信号矛盾，可能会导致一个不合法的电压或电路故障

　　　　*这个网必须是无环的，就是说在网中不能有路径经过一系列门而形成一个回路

12.存储器和时钟

　　为了产生时序电路，也就是有状态并在这个状态上进行计算的系统，必须引入按位存储信息的设备。

　　存储设备都是由同一个时钟控制，时钟是一个周期性信号。

13.两类存储器设备

　　时钟寄存器-存储单个位或字，时钟信号控制寄存器加载输入值

　　随机访问存储器-存储多个字，用地址来选择该读或该写哪个字

14.SEQ处理器-实现高效、流水线化处理器

　　取指——从存储器读取指令字节，地址为程序计数器的值

　　译码——从寄存器文件读入最多两个操作数，得到值valA和/或valB

　　执行——算术/逻辑单元要么执行指令指明的操作，计算存储器引用的有效地址，要么增加或减少栈指针

　　访存——将数据写入存储器

　　写回——最多可以写两个结果到寄存器

　　更新PC——将PC设成下一条指令的地址

15.处理器从来不需要为了完成一条指令的执行而去读由该指令更新了的状态

二、实验楼

构建YIS坏境

 

三、参考资料

1.《深入理解计算机系统》机械工业出版社

2.闫嘉歆博客http://www.cnblogs.com/20135202yjx/p/4888820.html

（学习实验部分）