一步一步和我走，进入缤纷的嵌入式世界(连载3)

(本文系原创，转载请注明出处，谢谢)

昨天我们说到硬件的原理设计，今天我们说说PCB的设计。

1. 首先说说要在电路上放的测试点，为了便于用示波器判断问题的所在，所以，在走线上加一些裸露的焊盘。82V731的SPI_CK、SPI_DAT、CHSEL；Flash的SS_CS、SS_CK、SS_MOSI、SS_MISO；82V731的输出RCH、 LCH。电源的3.3V、5V；多放几个GND的测试点。便于后期的测试。
2. 布局，我建议采取，从flash到cpu、再到dac、放大器的，类似"软件中的数据流"的模型方式布局。CPU一侧放flash，一侧放dac与功放。电源和uart部分放在flash一侧，因为电源属于功率电路，比较容易引入干扰，uart属于接口电路，也是比较容易引入干扰的部分。远离音频电路，减少对音频的干扰。CPU的晶振电路尽量靠近CPU,104的电容也要尽可能靠近芯片的电源引脚。
3. 整个电路中，2层板布线。电流的最大的部分就是功放部分，最大不超过200mA，走线的过流能力与铜厚有关，鉴于板子的密度不是很高，普通线走10mil，电源走15mil。对200mA来说是绰绰有余。过孔就一种，26mil的外径，16mil的内径。
4. 整个电路上频率最高的信号线只有10MHz，这样的频率基本上是不用考虑串扰和信号完整性的问题，随便布的。如果有不放心的朋友，找个IGBS模型仿真一下。但是有些问题我们还是要注意的，线间距为10mil，电源上下层连通时多打几个过孔，倒不是因为这么大的过孔不能过这么大的电流，主要怕工艺的问题造成阻抗不均匀，容易引入干扰。
5. 走线刚刚说了，基本上是可以随便布的。这里有个设计经验和大家说说，虽然这个板子我一版就跑起来了，也没什么问题。但是还是要注意走线方式：地网络用线连通，不要用敷铜的方式连通；整个信号线采用源点法连通，即所有的输入信号都连接到源点上，不要采用最短或菊形方式。因为最后设计出来，怕有问题，有问题就要割线，割线调试那是非常痛苦的事情。如果采用最短或者菊形，那割起来是没完没了……
6. 整个板子的尺寸，萝卜青菜各有所爱，大家爱怎么整就怎么整，建议不要不成方的，不好看；布成黄金分割比例(0.618)的长方形比较好看。在这个前提下，把板子尽量弄的紧凑些。毕竟，小些，加工费也会少些。

这样，设计一下PCB的设计规则，很快就能把板子布出来。我是用Allegro布的，有需要的朋友可以跟贴索取brd和gerber文件。下次我们说说嵌入式软件的设计。
(本文系原创，转载请注明出处，谢谢)