ce123

基于微程序设计的嵌入式CISC CPU模型的实现

一、课程设计的题目

二、嵌入式CISC模型机数据通路框图

三、微程序控制器(CISC模型机)的逻辑结构框图

四、模型机的指令系统和指令格式

五、机器指令的微程序流程图

六、嵌入式CISC模型机的顶层电路图

七、汇编语言源程序

八、机器语言源程序

九、微命令格式和微指令代码表

十、仿真波形图及其分析

十一、故障现象和分析以及心得体会

十二、软件清单

1.运算器和状态条件寄存器单元

2.通用寄存器单元LS273

3.地址寄存器单元LS273

4.指令寄存器单元LS273

5.1:2分配器FEN2

6.4选1数据选择器单元MUX4

7.5选1数据选择器单元MUX5

8.程序计数器单元PC

9.主存储器单元ROM

10.时序产生器单元COUNTER

11.操作控制单元CROM

一、课程设计的题目

A类：输入包含10个整数（8位二进制补码表示）的数组M（采用RAM），输出最小的负数。

二、嵌入式CISC模型机数据通路框图

三、微程序控制器(CISC模型机)的逻辑结构框图

说明：

在T4内形成微指令的微地址，并访问控制存储器，在T2的上边沿到来时，将读出的微指令打入微指令寄存器，即图中的微命令寄存器和微地址寄存器。

四、模型机的指令系统和指令格式

(1)I/O指令

输入（IN1）指令采用单字节指令，其格式如下：

7 6 5 4	3 2	1 0
操作码	× ×	Rd

输出（OUT1）

7 6 5 4	3 2	1 0
操作码	Rs	× ×

Rs指源寄存器，Rd指目的寄存器。

(2)自增指令

7 6 5 4	3 2	1 0
操作码	× ×	Rd

(3)转移指令

条件转移指令（JB、JN）和无条件转移指令（JMP）采用单字节指令

7 6 5 4	3 2	1 0
操作码	× × × ×
地址

说明：“地址”中的值就是要转移的地址值

(4)比较指令（CMP）和MOV指令

比较指令（CMP）和MOV1采用单字节指令，格式如下：

7 6 5 4	3 2	1 0
操作码	Rs	Rd

MOV采用双字节指令，格式如下：

7 6 5 4	3 2	1 0
操作码	× ×	Rd
地址

(5)寄存器间传送指令

MOV3采用单字节指令，格式如下：

7 6 5 4	3 2	1 0
操作码	Rs	Rd

MOV采用双字节指令，格式如下：

(6)寄存器间址寻址送指令

MOV1采用单字节指令，格式如下：

7 6 5 4	3 2	1 0
操作码	[Rs]	Rd

MOV2采用单字节指令，格式如下：

7 6 5 4	3 2	1 0
操作码	Rs	[Rd]

(7)负数测试指令

TEST采用单字节指令，格式如下：

7 6 5 4	3 2	1 0
操作码	× ×	Rd

由此可见，共有12条基本指令，下表列出了每条指令的格式、汇编符号和指令功能。

助记符号

指令格式

功能

TEST Rd

0 1 0 0

× ×

测试 Rd 寄存器中的值是否为负数

MOV3 Rs ,Rd

0 1 0 1

(Rs)→(Rd)

IN1 Rd

0 1 1 0

× ×

将数据存到 Rd 寄存器

MOV Rd, data

0 1 1 1	× ×	Rd
data

data→Rd

MOV1 [Rs], Rd

1 0 0 0

[Rs]→(Rd)

MOV2 Rs, [Rd]

1 0 0 1

(Rs)→[Rd]

CMP Rs, Rd

1 0 1 0

(Rs) – (Rd)，锁存 CY 和 ZI

JB addr

1 0 11	× ×	× ×
addr

若小于，则 addr→PC

JN addr

1 1 0 0	× ×	× ×
addr

若为负，则 addr→PC

INC Rd

1 1 0 1

× ×

(Rd) + 1→Rd

JMP addr

1 1 1 0	× ×	× ×
addr

addr→PC

OUT Rs

1 1 1 1

× ×

(Rs)→LED

说明：

①对Rs和Rd的规定：

Rs或Rd	选定的寄存器
0 0	R0
0 1	R1
1 0	R2
1 1	R3

②模型机规定数据的表示采用定点整数补码表示，单字长为8位，其格式如下：

7	6 5 4 3 2 1 0
符号位	尾数

五、机器指令的微程序流程图

六、嵌入式CISC模型机的顶层电路图

七、汇编语言源程序

同给出的题目编写汇编语言源程序。算法思想为：R0寄存器初始化为1，R1寄存器初始化为11，R3寄存器存入输入的数据，然后将R3中的数存入以R0寄存器中的数为地址的RAM中，R0寄存器自增一，再和R1寄存器中的数进行比较，如果小于则再输入下一个数，如此循环十次，把输入的十个数存入RAM中。当R0寄存器中数和R1中相等时，则进入负数判定和负数间的比较。

R0寄存器初始化为1，R1寄存器初始化为11，R2寄存器初始化为FF（即-1）。把RAM中以R0中的数为地址的的数取出来放在R3中，然后R0自增一，为取下一个数做准备，同时判断是否已经取完了十个数。接下来测试R3中的数时候为负数，如果不是则跳到L1处从RAM中取下一个数。如果是负数，则和R2中的数进行比较。如果R3中的数比R2中的数大，则跳到L1处从RAM中取下一个数，否则将R2中的数替换为R3中的数。即，每次比较完后R2中都保存的是最小的负数。如此循环十次，最后输出R2中的数，即最小的负数。

     MOV  R0,1                    /将立即数1→R0
     MOV  R1,11                   /将立即数11→R1（R2用于计数）
L1:  IN1   R3                     /R3保存输入的数据
     MOV2 R3,[R0]                 /写RAM，地址保存在R0中
     INC R0                       /R0自加一
     CMP R0,R1                     /将R1中的数与R0中的数进行比较，锁存CY/FC和ZI/FZ
     JB L1                        /小于,则转到L1处执行
     MOV R0,1                      /将立即数1→R0
     MOV R1,11                    /将立即数11→R0
     MOV R2,FFH                   /将立即数FFH→R0
L2:  MOV1 [R0],R3                 /读RAM，地址保存在R0中
     INC R0                        /R0中的数自加一
     CMP R1,R0                     /将R1中的数与R0中的数进行比较，锁存CY/FC和ZI/FZ 
     JB L5                         /小于,则转到L5处执行
     TEST R3                       /测试R3中的数是否为负数
     JN L3                         /R3中的数是负数时，则跳到L3执行
     JMP L2                        /无条件转到L2处执行，继续从RAM中取下一个数
L3:  CMP R3,R2                     /将R3中的数与R1中的数进行比较，锁存CY/FC和ZI/FZ
     JB L4                         /小于,则转到L4处执行
     JMP L2                        /无条件转到L2处执行，继续从RAM中取下一个数
L4:  MOV3 R3,R2                    /把R3中的数保存到R2中，R2一直保存的是最小的负数
     JMP L2                        /无条件转到L2处执行
L5:  OUT1 R2                       /输出R2中的最小负数
     JMP L5                        /循环输出

八、机器语言源程序

根据设计的指令格式，将汇编语言源程序手工转换成机器语言源程序，并将其设计到模型机中的ROM中去。汇编语言源程序对应的机器语言源程序如下：

//助记符         地址（十六进制）   机器代码     机器代码十六进制     功能
     MOV  R0,1             00           01110000            70           1→R0
                           01           00000001            01             
     MOV  R1,11            02           01110001            71           11→R1
                           03           00001011            0B             
L1:  IN1   R3              04           01100011            63           (SW)→R3
     MOV2 R3,[R0]          05           10011100            9C           R3→[R0]
     INC R0                06           11010000            D0           (R0)+1→R0
     CMP R0,R1             07           10100001            A1           (R0)-(R1)
     JB L1                 08           10110000            B0           L1→PC
                           09           00000100            04
     MOV R0,1              0A           01110000            70           1→R0
                           0B           00000001            01
     MOV R1,11             0C           01110001            71           11→R1
                           0D           00001011            0B
     MOV R2,FFH            0E           01110010            72           FF→R2
                           0F           11111111            FF 
L2:  MOV1 [R0],R3          10           10000011            83           [R0]→R3
     INC R0                11           11010000            D0           (R0)+1→R0
     CMP R1,R0             12           10100100            A4           (R1)-(R0)
     JB L5                 13           10110000            B0           L5→PC
                           14           00100010            22  
     TEST R3               15           01000011            43           80H<=(R3)
     JN L3                 16           11000000            C0           L3→PC
                           17           00011010            1A
     JMP L2                18           11100000            E0           L2→PC
                           19           00010000            10
L3:  CMP R3,R2             1A           10101110            AE           (R3)-(R2)
     JB L4                 1B           10110000            B0           L4→PC
                           1C           00011111            1F
     JMP L2                1D           11100000            E0           L2→PC
                           1E           00010000            10
L4:  MOV3 R3,R2            1F           01011110            5E           (R3) →R2
     JMP L2                20           11100000            E0           L2→PC
                           21           00010000            10
L5:  OUT1 R2               22           11111000            F8           (R2) →LED
     JMP L5                23           11100000            E0           L5→PC
                           24           00100010            22

九、微命令格式和微指令代码表

（1）设计微指令格式和微指令代码表

CISC模型机系统使用的微指令采用全水平型微指令，字长为31位，其中微命令字段为25位，P字段为3位，后继微地址为6位，其格式如下：

由微指令格式和微程序流程图编写的微指令代码表如下所示，在微指令的代码表中微命令字段从左边到右代表的微命令信号依次为：LOAD、LDPC、LDAR、LDIR、LDRi、RD_B、RS_B、S1、S0、ALU_B、LDAC、LDDR、WR、CS、SW_B、LED_B、LDFR。

微地址	微命令字段																						P1 P2 P3			后继微地址
00	000000	1	1	0	0	1	1	1	1	0	0	1	1	0	0	1	0	0	1	1	1	1	0	0	0	0	000001
01	000001	1	1	0	0	1	1	0	0	1	0	1	1	0	0	1	0	0	1	0	1	1	0	1	0	0	010000
02	000010	1	1	0	0	1	1	0	0	0	1	1	1	0	0	1	0	0	1	0	1	1	0	0	0	0	000000
03	000011	0	0	1	0	1	1	0	0	0	1	1	1	0	0	1	0	0	1	1	1	1	0	0	0	0	000000
04	000100	1	0	0	0	1	1	0	0	0	0	1	0	0	0	1	0	0	1	1	1	1	0	0	0	0	000000
05	000101	1	1	0	0	1	1	0	0	0	0	0	1	0	0	1	0	1	1	1	1	1	0	0	0	0	000110
06	000110	1	1	0	0	1	1	0	0	0	0	1	1	0	1	1	0	0	1	1	1	1	1	0	0	0	000000
07	010111	1	1	0	0	1	1	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1	0	0	0	0	000000
08	011000	1	1	0	0	1	0	1	0	0	0	1	1	0	0	1	0	0	1	0	1	1	0	0	0	0	000000
11	010001	1	1	0	0	1	0	1	0	0	0	1	1	0	0	1	0	0	1	0	1	1	0	0	0	0	000000
13	010011	1	1	0	0	1	1	0	0	0	0	1	1	1	1	1	0	0	1	1	1	1	1	0	0	0	000000
14	010100	1	1	0	0	1	1	0	0	0	0	0	1	0	0	1	1	0	1	1	1	1	0	0	0	0	010011
15	010101	1	1	0	0	1	1	0	0	0	1	1	0	0	0	1	0	0	1	1	1	1	0	0	0	0	000000
16	010110	1	1	0	0	1	1	0	0	0	1	1	1	0	0	1	0	0	1	1	0	1	0	0	0	0	000000
17	010111	1	1	0	0	1	1	1	1	0	0	1	1	0	0	1	0	0	1	1	1	1	0	0	0	0	000010
18	011000	1	1	0	1	0	1	0	1	0	0	1	0	0	0	1	0	0	1	1	1	1	0	0	0	0	000011
19	011001	1	1	0	1	0	1	0	1	0	0	0	1	0	0	1	0	0	1	1	1	1	0	0	0	0	000100
1A	011010	1	1	0	0	1	1	0	0	0	0	1	0	0	0	1	1	0	1	1	1	1	0	0	0	0	000101
1B	011011	1	1	0	0	1	1	1	1	0	0	1	1	0	0	1	0	0	1	1	1	1	0	0	1	0	100000
1C	011100	1	1	0	0	1	1	1	1	0	0	1	1	0	0	1	0	0	1	1	1	1	0	0	0	1	010001
1D	011101	1	1	0	0	1	1	0	0	0	0	0	1	0	0	1	1	0	1	1	1	1	0	0	0	0	000111
1E	011110	1	1	0	0	1	1	1	1	0	0	1	1	0	0	1	0	0	1	1	1	1	0	0	0	0	001000
1F	011111	1	1	0	0	1	1	0	0	0	0	1	0	0	0	1	0	0	0	1	1	0	0	0	0	0	000000
20	100000	1	0	1	0	1	0	1	0	0	0	1	1	0	0	1	0	0	1	0	1	1	0	0	0	0	000000
30	110000	1	1	0	0	1	1	0	0	0	0	1	1	0	0	1	0	0	1	1	1	1	0	0	0	0	000000
31	110001	1	1	0	0	1	1	0	0	0	0	1	1	0	0	1	0	0	1	1	1	1	0	0	0	0	000000

（2）设计地址转移逻辑电路

地址转移逻辑电路是根据微程序流程图中的棱形框部分及多个分支微地址，利用微地址寄存器的异步置“1”端，实现微地址的多路转移。

由于微地址寄存器中的触发器异步置“1”端低电平有效，与µA4～µA0对应的异步置“1”控制信号SE5～SE1的逻辑表达式为：（µA5的异步置“1”端SE6实际未使用）

SE6<=NOT(NOT FS AND P3 AND T4);

SE5<=NOT((NOT FC OR FZ)AND P2 AND T4);

SE4<=NOT(I7 AND P1 AND T4);

SE3<=NOT(I6 AND P1 AND T4);

SE2<=NOT(I5 AND P1 AND T4);

SE1<=NOT(I4 AND P1 AND T4);

说明：

①上述逻辑表达式的含义：在进行P（1）测试时，根据指令操作码I7、I6、I5、I4进行16路分支；在进行P（2）测试时，根据状态标志FC和FZ进行2路分支。在进行P（3）测试时，根据状态标志FS进行2路分支。

②地址转移逻辑电路中异步置“1”信号SE6～SE1表达式的确定与P字段测试时转移微地址的确定密切相关；

十、仿真波形图及其分析

图A 在CISC模型机上的仿真波形图1

图B 在CISC模型机上的仿真波形图2

图C 在CISC模型机上的仿真波形图3

图D 在CISC模型机上的仿真波形图4

图E 在CISC模型机上的仿真波形图5

图F 在CISC模型机上的仿真波形图6

图G 在CISC模型机上的仿真波形图7

十一、故障现象和分析以及心得体会

通过这次课程设计，我们对计算机组成有了一个理性的认识，使我对计算机的工作原理和流程有了更加深刻的认识。同时也巩固了我以前所学的汇编语言；以及对嵌入式硬件（ARM）的学习提供了很大的帮助，可以让我真正理解硬件的工作原理，多了一种看待问题的角度；我也发现了我所学知识的许多漏洞，需要我在经后的学习中不断弥补。

在老师讲完理论后，我就开始学习VHDL语言。在网上看了一些入门教程后就开始看实验课本。首先把书上各个器件的例子都实现了，对各个器件的结构、及整个嵌入式CISC模型机的结构以及MAX+plus II 10.2 BASELINE有了个大概的了解。为实现更复杂的功能打下来了基础。在调试书上的例子时对嵌入式CISC模型机的工作原理有了进一步的理解。五一放假期间，对地址转移逻辑、控制信号和微程序设计又有了更深的理解，为P(3)测试做好了理论基础。

在接下来的一个星期里，在课本上的例子的基础上进行改动，增加了一个P(3)测试、一个寄存器和RAM。首先画顶层电路图并写好汇编程序，这样就知道要用到哪些指令。然后设计指令、画微程序流程图、微指令代码表。最后是进行仿真和调试。在整个过程中，仿真和调试花了最多的时间。根据波形图，找出出现错误的地方，最初调试时觉得是最困难的事情了，随着一个个错误的解决和积极帮助同学调试程序，慢慢的积累了一套调试程序的方法：检查一下图形连线有没有连对，汇编程序有没有错，机器码是否写对，机器指令是否正确，微命令对不对，按照这个顺序下来，基本上都能把问题解决。

其实想想，这些错误大部分都是一些很低级的错误，比如将P(1)和P(2)）的连线结反了，看仿真波形图时，微指令流程全乱了；RAM无法写入和读出数据或者读出的数据不是预期的数据，仿真波形图时，RAM的数据输入端和地址输入端的数据都是正确的，数据应该写入了RAM，在读RAM时，RAM的地址输入端的数据正确，但读出的数据却不正确，后来一分析，原来是RAM的读写时序不对，RAM是时序器件；仿真波形图显示微指令执行了，但不是想要的结果，这可能是微指令代码写的不对等。这些错误其实在设计时认真一些，多检查一遍，这样就可以减少大量得调试时间。而且，在设计好微指令时，一定要先测试一下每一个汇编指令是否正确，这样我们在调试汇编程序时就可以轻松很多，汇编程序的结果不对的原因大部分是部分指令设计的不对，比如跳转指令的跳转不对，还有一部分原因是机器码写的不对，尤其是源寄存器和目的寄存器的编码写反了。宁愿在设计时多花半小时，这样可以减少数小时甚至几天的调试时间。最后，要多和老师和同学交流，也许让你焦头烂额的问题，在别人眼里其实是一个很简单的问题或者换一个思路就豁然开朗。

经过近一个月的努力，终于将此次设计成功完成，实现了A类题目预期所要求的所有功能。在实践的过程中，我对计算机体系结构有了一定的理解，尤其是加深了我对计算机硬件的理解，为嵌入式的学习提供了很大的帮助，但是也使得我更加深刻的发现了自己的不足，还要更加努力的学习，比如：对程序计数器PC的功能理解不透侧等（PC的值送到AR后，PC会加1指向下一条指令）。

本程序虽然完成了预期所要求的基本功能，但还有很多需要完善的地方，比如RAM的片选信号可以和ROM共用，由于ROM和RAM共用一根地址线，在读写RAM的时候会读取ROM，但是通过控制4选1数据选择器可以只输出RAM或ROM中的数据，这样就可以少一个控制信号。还有，RAM的读写控制信号也不必单独设计，可和原有的WR控制信号共用。可是由于时间的仓促和一开始总体设计方面的不足，使得系统设计的不够精简，控制信号冗余。这使我认识到了自己在软件设计、开发上的不足。软件的前期设计不充分和顶层电路图不合理的布局让我在后期修改代码和扩展功能时遇到了意想不到的困难。

虽然本次课程设计还有如此种种的不足，但是我仍然受益匪浅。我深刻的认识到了掌握EDA技术及CISC CPU的设计原理具有重要意义。

十二、软件清单

1.运算器和状态条件寄存器单元

运算器由算术逻辑运算单元ALU、两个暂存寄存器和状态条件寄存器组成。算术逻辑运算单元可执行满足题目要求的三种运算，如下面的表中所示；暂存寄存器由累加器AC和数据寄存器DR组成；状态条件寄存器用来在进行比较运算时锁存借位标志（FC/CY）和零标志（FZ/ZI）。

ALU单元的功能表

S1	S0	功能
0	0	（AC）+（DR），锁存FC和FZ
0	1	（AC）-（DR），锁存FC和FZ
1	0	（AC）-1，锁存FC和FZ
1	1	80H<=(AC),锁存FS

（1）ALU单元

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY ALU IS
PORT(
		A:IN STD_LOGIC_VECTOR(7 DOWNTO 0);
		B:IN STD_LOGIC_VECTOR(7 DOWNTO 0);
		S1,S0:IN STD_LOGIC;
		BCDOUT:OUT STD_LOGIC_VECTOR(7 DOWNTO 0);
		SF,CY,ZI:OUT STD_LOGIC
);
END ALU;
ARCHITECTURE A OF ALU IS
SIGNAL AA,BB,TEMP:STD_LOGIC_VECTOR(8 DOWNTO 0);
BEGIN
	PROCESS(S1,S0)
	BEGIN
		--VARIABLE TEMP1:STD_LOGIC_VECTOR(7 DOWNTO 0);
		IF(S1='0' AND S0='0')THEN
			AA<='0'&A;
			BB<='0'&B;
			TEMP<=AA+BB;
			BCDOUT<=TEMP(7 DOWNTO 0);
			CY<=TEMP(8);
			IF(TEMP="100000000")THEN
				ZI<='1';
			ELSE
				ZI<='0';
			END IF;
		ELSIF(S1='0' AND S0='1')THEN
			BCDOUT<=A-B;
			IF(A<B)THEN
				CY<='1';
				ZI<='0';
			ELSIF(A=B)THEN
				CY<='0';
				ZI<='1';
			ELSE
				CY<='0';
				ZI<='0';
			END IF;
		ELSIF(S1='1' AND S0='0')THEN
			AA<='0'&A;
			TEMP<=AA+1;
			BCDOUT<=TEMP(7 DOWNTO 0);
			CY<=TEMP(8);
			IF(TEMP="100000000")THEN
				ZI<='1';
			ELSE
				ZI<='0';
			END IF;
		ELSIF(S1='1' AND S0='1')THEN
			--TEMP1="10000000";
			BCDOUT<="10000000"-A;
			IF("10000000"<=A)THEN
				SF<='1';
			ELSE
				SF<='0';				
			END IF;
		ELSE
			BCDOUT<="00000000";
			CY<='0';
			ZI<='0';
		END IF;
	END PROCESS;
END A;






（2）状态条件寄存单元LS74


LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY LS74 IS
PORT(
		LDFR:IN STD_LOGIC;
		SF,CY,ZI:IN STD_LOGIC;
		FS,FC,FZ:OUT STD_LOGIC
);
END LS74;
ARCHITECTURE A OF LS74 IS
BEGIN
	PROCESS(LDFR)
	BEGIN
		IF(LDFR'EVENT AND LDFR='1')THEN
			FC<=CY;
			FZ<=ZI;
			FS<=SF;
		END IF;
	END PROCESS;
END A;



（3）暂存寄存器单元LS273 




LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY LS273 IS
PORT(
		D:IN STD_LOGIC_VECTOR(7 DOWNTO 0);
		CLK:IN STD_LOGIC;
		O:OUT STD_LOGIC_VECTOR(7 DOWNTO 0)
);
END LS273;
ARCHITECTURE A OF LS273 IS
BEGIN
		PROCESS(CLK)
		BEGIN
			IF(CLK'EVENT AND CLK='1')THEN
				O<=D;
			END IF;
		END PROCESS;
END A;
2.通用寄存器单元LS273
4个通用寄存器（R0、R1、R2、R3）以及ALU输出的外部控制信号如下表中所示：

   
   
   
   

    
    
    
     
      
       R0_B
  
       R1_B
  
       R2_B
  
       R3_B
  
       ALU_B
  
       功能
  
      
      
       1
  
       1
  
       1
  
       1
  
       0
  
       输出ALU的结果
  
      
      
       0
  
       1
  
       1
  
       1
  
       1
  
       输出（R0）
  
      
      
       1
  
       0
  
       1
  
       1
  
       1
  
       输出（R1）
  
      
      
       1
  
       1
  
       0
  
       1
  
       1
  
       输出（R2）
  
      
      
       1
  
       1
  
       1
  
       0
  
       1
  
       输出（R3）
  
      
    

   
   
   
   
VHDL源程序同暂存寄存器单元LS273
3.地址寄存器单元LS273
VHDL源程序同暂存寄存器单元LS273
4.指令寄存器单元LS273
VHDL源程序同暂存寄存器单元LS273
5.1:2分配器FEN2
1:2分配器用来将ALU的运算结果或通用寄存器的内容经3选1多路选择器送到数据总线，或者将ALU的运算结果或通用寄存器的内容送往输出设备显示。功能如下表所示。

   
   
   
   

    
    
    
     
      
       输入
  
       输出
  
      
      
       WR
  
       LED_B
  
       X[7..0]
  
       W1[7..0]
  
       W2[7..0]
  
      
      
       0
  
       0
  
       ×
  
       X[7..0]
  
      
      
       其它取值
  
       ×
  
       X[7..0]
  
      
    

   
   
   
   

VHDL源程序如下：

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY FEN2 IS
PORT(
		WR,LED_B:IN STD_LOGIC;
		X:IN STD_LOGIC_VECTOR(7 DOWNTO 0);
		W1,W2:OUT STD_LOGIC_VECTOR(7 DOWNTO 0)
);
END FEN2;
ARCHITECTURE A OF FEN2 IS
BEGIN
	PROCESS(LED_B,WR)
	BEGIN
		IF(LED_B='0' AND WR='0')THEN
			W2<=X;
		ELSE
			W1<=X;
		END IF;
	END PROCESS;
END A;
6.4选1数据选择器单元MUX4
4选1数据选择器单元用来从外部输入数据端ID［7..0］、5选1多路选择器的输出端N1［7..0］、只读存储器ROM的输出端ROM[7..0]和RAM的输出端RAM [7..0]选择一个8位数进入内部数据总线。功能表如下面表中所示。

   
   
   
   

    
    
    
     
      
       输入
  
       输出
  
      
      
       SW_B
  
       RAM_B
  
       ROM_B
  
       ID[7..0]
  
       ROM [7..0]
  
       N2[7..0]
  
       EW[7..0]
  
      
      
       0
  
       ×
  
       ×
  
       ×
  
       ×
  
       ×
  
       ID[7..0]
  
      
      
       1
  
       ×
  
       0
  
       ×
  
       ×
  
       ×
  
       ROM[7..0]
  
      
      
       1
  
       1
  
       1
  
       ×
  
       ×
  
       ×
  
       N1[7..0]
  
      
      
       1
  
       0
  
       1
  
       ×
  
       ×
  
       ×
  
       RAM[7..0]
  
      
    

   
   
   
   

MUX4的VHDL源程序如下：

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY MUX4 IS
PORT(
		ID:IN STD_LOGIC_VECTOR(7 DOWNTO 0);
		RAM_B,SW_B,ROM_B:IN STD_LOGIC;
		N1,ROM,RAM:IN STD_LOGIC_VECTOR(7 DOWNTO 0);
		EW:OUT STD_LOGIC_VECTOR(7 DOWNTO 0)
);
END MUX4;
ARCHITECTURE A OF MUX4 IS
BEGIN
	PROCESS(SW_B,RAM_B,ROM_B)
	BEGIN
		IF(SW_B='0')THEN
			EW<=ID;
		ELSIF(RAM_B='0')THEN
			EW<=RAM;
		ELSIF(ROM_B='0')THEN
			EW<=ROM;
		ELSE
			EW<=N1;
		END IF;
	END PROCESS;
END A;
7.5选1数据选择器单元MUX5
MUX5用来从四个通用寄存器的数据输出端和ALU的数据输出端选择一个8位的数据进入1:2分配器的数据输入端。功能表如下表中所示。

   
   
   
   

    
    
    
     
      
       输入控制信号
  
       输出
  
      
      
       C
  
       D
  
       E
  
       F
  
       G
  
       W[7..0]
  
      
      
       0
  
       1
  
       1
  
       1
  
       1
  
       X1[7..0]
  
      
      
       1
  
       0
  
       1
  
       1
  
       1
  
       X2[7..0]
  
      
      
       1
  
       1
  
       0
  
       1
  
       1
  
       X3[7..0]
  
      
      
       1
  
       1
  
       1
  
       0
  
       1
  
       X4[7..0]
  
      
      
       1
  
       1
  
       1
  
       1
  
       0
  
       X5[7..0]
  
      
    

   
   
   
   

   
   
   
   
    
    
    
    
   
   
   
   
MUX5的VHDL源程序如下：

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY MUX5 IS
PORT(
		C,D,E,F,G:IN STD_LOGIC;
		X1,X2,X3,X4,X5:IN STD_LOGIC_VECTOR(7 DOWNTO 0);
		W:OUT STD_LOGIC_VECTOR(7 DOWNTO 0)
);
END MUX5;
ARCHITECTURE A OF MUX5 IS
SIGNAL SEL:STD_LOGIC_VECTOR(4 DOWNTO 0);
BEGIN
	SEL<=G&F&E&D&C;
	PROCESS(SEL)
	BEGIN
		IF(SEL="11110")THEN
			W<=X1;
		ELSIF(SEL="11101")THEN			
			W<=X2;
		ELSIF(SEL="11011")THEN			
			W<=X3;
		ELSIF(SEL="10111")THEN			
			W<=X4;
		ELSIF(SEL="01111")THEN			
			W<=X5;
		ELSE
			NULL;
		END IF;
	END PROCESS;
END A;
8.程序计数器单元PC
程序计数器单元，在控制信号的控制下具有清“0”、置计数初值和加1的功能，作用是保证程序的顺序执行，在执行跳转指令时，通过修改PC值以达到程序转移分支的目的。功能表如下面表中所示。
PC（程序计数器单元）功能表

   
   
   
   

    
    
    
     
      
       CLR
  
       LOAD
  
       LDPC
  
       功能
  
      
      
       0
  
       ×
  
       ×
  
       将PC清0
  
      
      
       1
  
       0
  
       ↑
  
       BUS-->PC
  
      
      
       1
  
       1
  
       0
  
       不装入也不计数
  
      
      
       1
  
       1
  
       ↑
  
       PC+1
  
      
    

   
   
   
   

   
   
   
   
    
    
    
    
   
   
   
   

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY PC IS
PORT(
		LOAD,LDPC,CLR:IN STD_LOGIC;
		D:IN STD_LOGIC_VECTOR(7 DOWNTO 0);
		O:OUT STD_LOGIC_VECTOR(7 DOWNTO 0)
);
END PC;
ARCHITECTURE A OF PC IS 
SIGNAL QOUT:STD_LOGIC_VECTOR(7 DOWNTO 0);
BEGIN
		PROCESS(LDPC,CLR,LOAD)
		BEGIN
			IF(CLR='0')THEN
				QOUT<="00000000";
			ELSIF(LDPC'EVENT AND LDPC='1')THEN
				IF(LOAD='0')THEN
					QOUT<=D;--BUS->PC
				ELSE 			
					QOUT<=QOUT+1;--PC=PC+1
				END IF;
			END IF;
		END PROCESS;
		O<=QOUT;
END A;
9.主存储器单元ROM
主存储器单元用来存放CPU要运行的程序和数据，是计算机系统中必不可少的重要组成部分。其功能表如下面的表中所示。
主存储器ROM功能表

   
   
   
   

    
    
    
     
      
       CS
  
       功能
  
      
      
       1
  
       不选择
  
      
      
       0
  
       读
  
      
    

   
   
   
   

   
   
   
   
    
    
    
    
    
    
    
    


   
   
   
   
ROM的VHDL源程序如下：

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY ROM IS
PORT(
		CS:IN STD_LOGIC;
		DOUT:OUT STD_LOGIC_VECTOR(7 DOWNTO 0);
		ADDR:IN STD_LOGIC_VECTOR(7 DOWNTO 0)
		
);
END ROM;
ARCHITECTURE A OF ROM IS
BEGIN
	PROCESS(CS)
	BEGIN
			IF (CS'EVENT AND CS='0')THEN
					CASE ADDR IS						
						WHEN "00000000" => DOUT<="01110000";--   MOV R0,1
						WHEN "00000001" => DOUT<="00000001";
						WHEN "00000010" => DOUT<="01110001";--   MOV R1,11   
						WHEN "00000011" => DOUT<="00001011";
						WHEN "00000100" => DOUT<="01100011";--L1:IN1 R3  
						WHEN "00000101" => DOUT<="10011100";--   MOV2 R3,[R0]  
						WHEN "00000110" => DOUT<="11010000";--   INC R0 
 						WHEN "00000111" => DOUT<="10100001";--   CMP R0,R1
						WHEN "00001000" => DOUT<="10110000";--   JB L1
						WHEN "00001001" => DOUT<="00000100";   
						WHEN "00001010" => DOUT<="01110000";--   MOV R0,1
						WHEN "00001011" => DOUT<="00000001";    
						WHEN "00001100" => DOUT<="01110001";--   MOV R1,11   
						WHEN "00001101" => DOUT<="00001011";
						WHEN "00001110" => DOUT<="01110010";--   MOV R2,FF
						WHEN "00001111" => DOUT<="11111111";
						WHEN "00010000" => DOUT<="10000011";--L2:MOV1 [R0],R3   
						WHEN "00010001" => DOUT<="11010000";--   INC R0  
						WHEN "00010010" => DOUT<="10100100";--   CMP R1,R0   
						WHEN "00010011" => DOUT<="10110000";--   JB L5
						WHEN "00010100" => DOUT<="00100010";
						WHEN "00010101" => DOUT<="01000011";--   TEST R3
						WHEN "00010110" => DOUT<="11000000";--   JN L3
						WHEN "00010111" => DOUT<="00011010";
						WHEN "00011000" => DOUT<="11100000";--   JMP L2  
						WHEN "00011001" => DOUT<="00010000";  
						WHEN "00011010" => DOUT<="10101110";--L3:CMP R3,R2   
						WHEN "00011011" => DOUT<="10110000";--   JB L4
						WHEN "00011100" => DOUT<="00011111";
						WHEN "00011101" => DOUT<="11100000";--   JMP L2   
						WHEN "00011110" => DOUT<="00010000";
						WHEN "00011111" => DOUT<="01011110";--L4:MOV3 R3,R2   
						WHEN "00100000" => DOUT<="11100000";--   JMP L2
						WHEN "00100001" => DOUT<="00010000"; 
						WHEN "00100010" => DOUT<="11111000";--L5:OUT1 R2
						WHEN "00100011" => DOUT<="11100000";--   JMP L5
						WHEN "00100100" => DOUT<="00100010";  
               			WHEN OTHERS => NULL;
					END CASE;
				END IF;
		END PROCESS;
END A;
10.时序产生器单元COUNTER
COUNTER用来产生节拍脉冲信号（T1、T2、T3、T4），对各种控制信号实施时间上的控制。其功能表如下面的表中所示。

   
   
   
   

    
    
    
     
      
       输入
  
       输出
  
       备注
  
      
      
       Q
  
       CLR
  
       T1
  
       T2
  
       T3
  
       T4
  
       当CLR变为1且Q的上边沿到来时，T1为“1”，T2～T4为“0”
  
      
      
       ×
  
       0
  
       0
  
       0
  
       0
  
       0
  
      
      
       ↑
  
       1
  
       循环右移1次
  
      
    

   
   
   
   

   
   
   
   
    
    
    
    
   
   
   
   
COUNTER的VHDL源程序如下：

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY COUNTER IS
PORT(
		Q,CLR:IN STD_LOGIC;
		T2,T3,T4:OUT STD_LOGIC
		
);
END COUNTER;
ARCHITECTURE A OF COUNTER IS
SIGNAL X:STD_LOGIC_VECTOR(1 DOWNTO 0);
BEGIN
	PROCESS(Q,CLR)
	BEGIN
		IF(CLR='0')THEN
			T2<='0';
			T3<='0';
			T4<='0';
			X<="00";
		ELSIF(Q'EVENT AND Q='1')THEN
			X<=X+1;	
			T2<=(NOT X(1)) AND X(0);
			T3<=X(1) AND (NOT X(0));
			T4<=X(1) AND X(0);
		END IF;
	END PROCESS;
END A;



11.操作控制单元CROM

   
   
   
   
    
    
    
    
 
   
   
   
   

   
   
   
   
    
    
    
    
 
   
   
   
   
微程序控制器主要由地址转移逻辑电路ADDR、微地址寄存器aa、控制存储器CONTEROM和微命令寄存器MCOMMAND等几部分组成。为方便电路的设计与连线，在进行设计时，增加了F1、F2和F3共三个用于多根单线与总线之间转换的器件。各部件的VHDL源程序如下：
（1）地址转移逻辑电路ADDR




LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY ADDR IS
PORT(
		I7,I6,I5,I4:IN STD_LOGIC;
		FS,FZ,FC,T4,P1,P2,P3:IN STD_LOGIC;
		SE6,SE5,SE4,SE3,SE2,SE1:OUT STD_LOGIC
);
END ADDR;
ARCHITECTURE A OF ADDR IS
BEGIN
		SE6<=NOT(NOT FS AND P3 AND T4);
		SE5<=NOT((NOT FC OR FZ)AND P2 AND T4);
		SE4<=NOT(I7 AND P1 AND T4);
		SE3<=NOT(I6 AND P1 AND T4);
		SE2<=NOT(I5 AND P1 AND T4);
		SE1<=NOT(I4 AND P1 AND T4);
END A;
（2）微地址寄存器aa



微地址寄存器内部主要由6个MMM部件组成，再接入相应的输入、输出信号，VHDL源程序如下：

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY MMM IS
PORT(
		SE:IN STD_LOGIC;
		T2:IN STD_LOGIC;
		D:IN STD_LOGIC;
		CLR:IN STD_LOGIC;
		UA:OUT STD_LOGIC
);
END MMM;
ARCHITECTURE A OF MMM IS
BEGIN
	PROCESS(CLR,SE,T2)
	BEGIN
		IF(CLR='0')THEN
			UA<='0';
		ELSIF(SE='0')THEN
			UA<='1';
		ELSIF(T2'EVENT AND T2='1')THEN
			UA<=D;
		END IF;
	END PROCESS;
END A;
(3)微地址转换器F1




LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY F1 IS
PORT(
		UA5,UA4,UA3,UA2,UA1,UA0:IN STD_LOGIC;
		D:OUT STD_LOGIC_VECTOR(5 DOWNTO 0)
);
END F1;
ARCHITECTURE A OF F1 IS
BEGIN
		D(5)<=UA5;
		D(4)<=UA4;
		D(3)<=UA3;
		D(2)<=UA2;
		D(1)<=UA1;
		D(0)<=UA0;
END A;



(4）控制存储器CONTEROM




LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY CONTROM IS
PORT(
		
		ADDR:IN STD_LOGIC_VECTOR(5 DOWNTO 0);
		UA:OUT STD_LOGIC_VECTOR(5 DOWNTO 0);
		D:OUT STD_LOGIC_VECTOR(24 DOWNTO 0)
);
END CONTROM;
ARCHITECTURE A OF CONTROM IS
SIGNAL DATAOUT:STD_LOGIC_VECTOR(30 DOWNTO 0);
BEGIN
	PROCESS(ADDR)
	BEGIN
		CASE ADDR IS
			WHEN "000000"=>DATAOUT<="1100111100110010011110000000001";
			WHEN "000001"=>DATAOUT<="1100110010110010010110100010000";
			WHEN "000010"=>DATAOUT<="1100110001110010010110000000000";
			WHEN "000011"=>DATAOUT<="0010110001110010011110000000000";
			WHEN "000100"=>DATAOUT<="1000110000100010011110000000000";
			WHEN "000101"=>DATAOUT<="1100110000010010111110000000110";
			WHEN "000110"=>DATAOUT<="1100110000110110011111000000000";
			WHEN "000111"=>DATAOUT<="1100110001111000011110000000000";
			WHEN "001000"=>DATAOUT<="1100101000110010010110000000000";
			WHEN "001001"=>DATAOUT<="1000110000110010011110000000000";--9
			WHEN "010001"=>DATAOUT<="1010101000110010010110000000000";--11
			WHEN "010010"=>DATAOUT<="1100110000110010011110000000011";--12
			WHEN "010011"=>DATAOUT<="1100110000111110011111000000000";--13
			WHEN "010100"=>DATAOUT<="1100110000010011011110000010011";--14TEST Rd
			WHEN "010101"=>DATAOUT<="1100110001100010011110000000000";--15 MOV3 Rs>Rd
			WHEN "010110"=>DATAOUT<="1100110001110010011010000000000";--16 IN1 RD
			WHEN "010111"=>DATAOUT<="1100111100110010011110000000010";--17 MOV RD  #DATA
			WHEN "011000"=>DATAOUT<="1101010100100010011110000000011";--18 MOV1 [Rs]>Rd
			WHEN "011001"=>DATAOUT<="1101010100010010011110000000100";--19 MOV2 [Rs]<Rd
			WHEN "011010"=>DATAOUT<="1100110000100011011110000000101";--1A CMP Rs Rd
			WHEN "011011"=>DATAOUT<="1100111100110010011110010100000";--1B JB
			WHEN "011100"=>DATAOUT<="1100111100110010011110011010001";--1C JN
			WHEN "011101"=>DATAOUT<="1100110000010011011110000000111";--1D INC Rd
			WHEN "011110"=>DATAOUT<="1100111100110010011110000001000";--1E JMP
			WHEN "011111"=>DATAOUT<="1100110000100010001100000000000";--1F OUT Rs
			WHEN "100000"=>DATAOUT<="1010101000110010010110000000000";
			WHEN "110000"=>DATAOUT<="1100110000110010011110000000000";	
			WHEN "110001"=>DATAOUT<="1100110000110010011110000000000";		
			WHEN OTHERS  =>DATAOUT<="1100110000110010011110000000000";
		END CASE;
		UA(5 DOWNTO 0)<=DATAOUT(5 DOWNTO 0);
		D(24 DOWNTO 0)<=DATAOUT(30 DOWNTO 6);
	END PROCESS;
END A;



(5)微命令寄存器MCOMMAND

 

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY MCOMMAND IS
PORT(
		
		T2,T3,T4,I3,I2,I1,I0:IN STD_LOGIC;
		O:IN STD_LOGIC_VECTOR(24 DOWNTO 0);
		P1,P2,P3,RAM_B,WR1,CS1,PC,ADDR,LOAD,LDPC,LDAR,LDIR,LDR0,LDR1,LDR2,LDR3,R0_B,R1_B,R2_B,R3_B,S1,S0,ALU_B,LDAC,LDDR,WR,CS,SW_B,LED_B,LDFR:OUT STD_LOGIC
);
END MCOMMAND ;
ARCHITECTURE A OF MCOMMAND IS
SIGNAL DATAOUT:STD_LOGIC_VECTOR(24 DOWNTO 0);
BEGIN
	PROCESS(T2)
	BEGIN
	IF(T2'EVENT AND T2='1')THEN
		DATAOUT(24 DOWNTO 0)<=O(24 DOWNTO 0);
	END IF;
	P3<=DATAOUT(0);
	P2<=DATAOUT(1);
	P1<=DATAOUT(2);
	LDFR<=DATAOUT(3) AND T4;
	LED_B<=DATAOUT(4);
	SW_B<=DATAOUT(5);
	CS<=DATAOUT(6);
	WR<=DATAOUT(7)OR(NOT T3);
	LDDR<=DATAOUT(8) AND T4;
	LDAC<=DATAOUT(9) AND T4;
	ALU_B<=DATAOUT(10);
	S0<=DATAOUT(11);
	S1<=DATAOUT(12); 

	R3_B<=(DATAOUT(14) OR (NOT I1) OR (NOT I0))AND (DATAOUT(13) OR (NOT I3 ) OR (NOT I2));
	R2_B<=(DATAOUT(14) OR (NOT I1) OR I0)AND (DATAOUT(13) OR (NOT I3 ) OR I2);
	R1_B<=(DATAOUT(14) OR I1 OR (NOT I0))AND (DATAOUT(13) OR  I3  OR (NOT I2));
	R0_B<=(DATAOUT(14) OR I1 OR I0)AND (DATAOUT(13) OR  I3 OR I2);

	LDR3<=T4 AND DATAOUT(15) AND I1 AND I0;
	LDR2<=T4 AND DATAOUT(15) AND I1 AND (NOT I0);
	LDR1<=T4 AND DATAOUT(15) AND (NOT I1) AND I0;
	LDR0<=T4 AND DATAOUT(15) AND (NOT I1) AND (NOT I0);

	LDIR<=DATAOUT(16) AND T3;
	LDAR<=DATAOUT(17) AND T3;
	LDPC<=DATAOUT(18) AND T4;
	LOAD<=DATAOUT(19);
	PC<=DATAOUT(20);
	ADDR<=DATAOUT(21);
	WR1<=DATAOUT(22)OR (NOT(T2 OR T3));
	CS1<=DATAOUT(23)OR (NOT T3);
	RAM_B<=DATAOUT(24);
	END PROCESS;
END A;



(6)微地址转换器F2




LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY F2 IS
PORT(
		D:IN STD_LOGIC_VECTOR(5 DOWNTO 0);
		UA5,UA4,UA3,UA2,UA1,UA0:OUT STD_LOGIC
		
);
END F2;
ARCHITECTURE A OF F2 IS
BEGIN
		UA5<=D(5);
		UA4<=D(4);
		UA3<=D(3);
		UA2<=D(2);
		UA1<=D(1);
		UA0<=D(0);
END A;



(7)指令代码转换器F3




LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY F3 IS
PORT(
		D:IN STD_LOGIC_VECTOR(7 DOWNTO 0);
		UA7,UA6,UA5,UA4,UA3,UA2,UA1,UA0:OUT STD_LOGIC
		
);
END F3;
ARCHITECTURE A OF F3 IS
BEGIN
		UA7<=D(7);
		UA6<=D(6);
		UA5<=D(5);
		UA4<=D(4);
		UA3<=D(3);
		UA2<=D(2);
		UA1<=D(1);
		UA0<=D(0);
END A;

你可能感兴趣的:(vector,汇编,测试,嵌入式,语言,library)

OC语言多界面传值五大方式 Magnetic_h ios ui 学习 objective-c 开发语言
前言在完成暑假仿写项目时，遇到了许多需要用到多界面传值的地方，这篇博客来总结一下比较常用的五种多界面传值的方式。属性传值属性传值一般用前一个界面向后一个界面传值，简单地说就是通过访问后一个视图控制器的属性来为它赋值，通过这个属性来做到从前一个界面向后一个界面传值。首先在后一个界面中定义属性@interfaceBViewController:UIViewController@propertyNSSt
C语言宏函数南林yan C语言 c语言
一、什么是宏函数？通过宏定义的函数是宏函数。如下，编译器在预处理阶段会将Add(x,y)替换为((x)*(y))#defineAdd(x,y)((x)*(y))#defineAdd(x,y)((x)*(y))intmain(){inta=10;intb=20;intd=10;intc=Add(a+d,b)*2;cout<
C语言如何定义宏函数？小九格物 c语言
在C语言中，宏函数是通过预处理器定义的，它在编译之前替换代码中的宏调用。宏函数可以模拟函数的行为，但它们不是真正的函数，因为它们在编译时不会进行类型检查，也不会分配存储空间。宏函数的定义通常使用#define指令，后面跟着宏的名称和参数列表，以及宏展开后的代码。宏函数的定义方式：1.基本宏函数：这是最简单的宏函数形式，它直接定义一个表达式。#defineSQUARE(x)((x)*(x))2.带参
c++ 的iostream 和 c++的stdio的区别和联系黄卷青灯77 c++算法开发语言 iostream stdio
在C++中，iostream和C语言的stdio.h都是用于处理输入输出的库，但它们在设计、用法和功能上有许多不同。以下是两者的区别和联系：区别1.编程风格iostream（C++风格）：C++标准库中的输入输出流类库，支持面向对象的输入输出操作。典型用法是cin（输入）和cout（输出），使用>操作符来处理数据。更加类型安全，支持用户自定义类型的输入输出。#includeintmain(){in
【一起学Rust | 设计模式】习惯语法——使用借用类型作为参数、格式化拼接字符串、构造函数广龙宇一起学Rust #Rust设计模式 rust 设计模式开发语言
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录前言一、使用借用类型作为参数二、格式化拼接字符串三、使用构造函数总结前言Rust不是传统的面向对象编程语言，它的所有特性，使其独一无二。因此，学习特定于Rust的设计模式是必要的。本系列文章为作者学习《Rust设计模式》的学习笔记以及自己的见解。因此，本系列文章的结构也与此书的结构相同（后续可能会调成结构），基本上分为三个部分
Python数据分析与可视化实战指南 William数据分析 python python 数据
在数据驱动的时代，Python因其简洁的语法、强大的库生态系统以及活跃的社区，成为了数据分析与可视化的首选语言。本文将通过一个详细的案例，带领大家学习如何使用Python进行数据分析，并通过可视化来直观呈现分析结果。一、环境准备1.1安装必要库在开始数据分析和可视化之前，我们需要安装一些常用的库。主要包括pandas、numpy、matplotlib和seaborn等。这些库分别用于数据处理、数学
LLM 词汇表落难Coder LLMs NLP 大语言模型大模型 llama 人工智能
Contextwindow“上下文窗口”是指语言模型在生成新文本时能够回溯和参考的文本量。这不同于语言模型训练时所使用的大量数据集，而是代表了模型的“工作记忆”。较大的上下文窗口可以让模型理解和响应更复杂和更长的提示，而较小的上下文窗口可能会限制模型处理较长提示或在长时间对话中保持连贯性的能力。Fine-tuning微调是使用额外的数据进一步训练预训练语言模型的过程。这使得模型开始表示和模仿微调数
将cmd中命令输出保存为txt文本文件落难Coder Windows cmd window
最近深度学习本地的训练中我们常常要在命令行中运行自己的代码，无可厚非，我们有必要保存我们的炼丹结果，但是复制命令行输出到txt是非常麻烦的，其实Windows下的命令行为我们提供了相应的操作。其基本的调用格式就是：运行指令>输出到的文件名称或者具体保存路径测试下，我打开cmd并且ping一下百度：pingwww.baidu.com>./data.txt看下相同目录下data.txt的输出：如果你再
PHP环境搭建详细教程好看资源平台前端 php
PHP是一个流行的服务器端脚本语言，广泛用于Web开发。为了使PHP能够在本地或服务器上运行，我们需要搭建一个合适的PHP环境。本教程将结合最新资料，介绍在不同操作系统上搭建PHP开发环境的多种方法，包括Windows、macOS和Linux系统的安装步骤，以及本地和Docker环境的配置。1.PHP环境搭建概述PHP环境的搭建主要分为以下几类：集成开发环境：例如XAMPP、WAMP、MAMP，这
【华为OD机试真题2023B卷 JAVA&JS】We Are A Team 若博豆 java 算法华为 javascript
华为OD2023（B卷）机试题库全覆盖，刷题指南点这里WeAreATeam时间限制：1秒|内存限制：32768K|语言限制：不限题目描述：总共有n个人在机房，每个人有一个标号（1<=标号<=n），他们分成了多个团队，需要你根据收到的m条消息判定指定的两个人是否在一个团队中，具体的：1、消息构成为：abc，整数a、b分别代
398顺境，逆境戴骁勇
2018.11.27周二雾霾最近儿子进入了一段顺境期，今天表现尤其不错。今天的数学测试成绩喜人，没有出现以往的计算错误，整个卷面书写工整，附加题也在规定时间内完成且做对。为迎接体育测试的锻炼有了质的飞跃。坐位体前屈成绩突飞猛进，估测成绩能达到12cm，这和上次测试的零分来比，简直是逆袭。儿子还在不断锻炼和提升，唯恐到时候掉链子。跑步姿势在我的调教下，逐渐正规起来，速度随之也有了提升。今晚测试的50
探索OpenAI和LangChain的适配器集成：轻松切换模型提供商 nseejrukjhad langchain easyui 前端 python
#探索OpenAI和LangChain的适配器集成：轻松切换模型提供商##引言在人工智能和自然语言处理的世界中，OpenAI的模型提供了强大的能力。然而，随着技术的发展，许多人开始探索其他模型以满足特定需求。LangChain作为一个强大的工具，集成了多种模型提供商，通过提供适配器，简化了不同模型之间的转换。本篇文章将介绍如何使用LangChain的适配器与OpenAI集成，以便轻松切换模型提供商
使用Apify加载Twitter消息以进行微调的完整指南 nseejrukjhad twitter easyui 前端 python
#使用Apify加载Twitter消息以进行微调的完整指南##引言在自然语言处理领域，微调模型以适应特定任务是提升模型性能的常见方法。本文将介绍如何使用Apify从Twitter导出聊天信息，以便进一步进行微调。##主要内容###使用Apify导出推文首先，我们需要从Twitter导出推文。Apify可以帮助我们做到这一点。通过Apify的强大功能，我们可以批量抓取和导出数据，适用于各类应用场景。
深入理解 MultiQueryRetriever：提升向量数据库检索效果的强大工具 nseejrukjhad 数据库 python
深入理解MultiQueryRetriever：提升向量数据库检索效果的强大工具引言在人工智能和自然语言处理领域，高效准确的信息检索一直是一个关键挑战。传统的基于距离的向量数据库检索方法虽然广泛应用，但仍存在一些局限性。本文将介绍一种创新的解决方案：MultiQueryRetriever，它通过自动生成多个查询视角来增强检索效果，提高结果的相关性和多样性。MultiQueryRetriever的工
如何部分格式化提示模板:LangChain中的高级技巧 nseejrukjhad langchain java 服务器 python
标题:如何部分格式化提示模板:LangChain中的高级技巧内容:如何部分格式化提示模板:LangChain中的高级技巧引言在使用大型语言模型(LLM)时,提示工程是一个关键环节。LangChain提供了强大的提示模板功能,让我们能更灵活地构建和管理提示。本文将介绍LangChain中一个高级特性-部分格式化提示模板,这个技巧可以让你的提示管理更加高效和灵活。什么是部分格式化提示模板?部分格式化提
GitHub上克隆项目 bigbig猩猩 github
从GitHub上克隆项目是一个简单且直接的过程，它允许你将远程仓库中的项目复制到你的本地计算机上，以便进行进一步的开发、测试或学习。以下是一个详细的步骤指南，帮助你从GitHub上克隆项目。一、准备工作1.安装Git在克隆GitHub项目之前，你需要在你的计算机上安装Git工具。Git是一个开源的分布式版本控制系统，用于跟踪和管理代码变更。你可以从Git的官方网站（https://git-scm.
Day1笔记-Python简介&标识符和关键字&输入输出 ~在杰难逃~ Python python 开发语言大数据数据分析数据挖掘
大家好，从今天开始呢，杰哥开展一个新的专栏，当然，数据分析部分也会不定时更新的，这个新的专栏主要是讲解一些Python的基础语法和知识，帮助0基础的小伙伴入门和学习Python，感兴趣的小伙伴可以开始认真学习啦！一、Python简介【了解】1.计算机工作原理编程语言就是用来定义计算机程序的形式语言。我们通过编程语言来编写程序代码，再通过语言处理程序执行向计算机发送指令，让计算机完成对应的工作，编程
人工智能时代，程序员如何保持核心竞争力？ jmoych 人工智能
随着AIGC（如chatgpt、midjourney、claude等）大语言模型接二连三的涌现，AI辅助编程工具日益普及，程序员的工作方式正在发生深刻变革。有人担心AI可能取代部分编程工作，也有人认为AI是提高效率的得力助手。面对这一趋势,程序员应该如何应对?是专注于某个领域深耕细作，还是广泛学习以适应快速变化的技术环境?又或者，我们是否应该将重点转向AI无法轻易替代的软技能？让我们一起探讨程序员
梁文道《尽头:怎样是好的阅读和书写》片段白夜书摘
1、写小说的人，有时会强烈地感到一种现实的召唤，想去面对和回应现实。这时他们会觉得自己正站在时代中心，就像黑格尔说的，要把时代精神掌握在自己的小说（不是哲学）里面。但是这也很危险，当一个作家像一个时代那样书写，可能就会出现问题了。2、文字是远比语言大块而且湿冷的木头，又距离我们内心的火花稍远，不容易瞬间点燃起来，这处隙缝，给了我们回身的余地，可以再多看一下想一下设身处地一下；人类过往这最后五千年，
pyecharts——绘制柱形图折线图 2224070247 信息可视化 python java 数据可视化
一、pyecharts概述自2013年6月百度EFE(ExcellentFrontEnd）数据可视化团队研发的ECharts1.0发布到GitHub网站以来，ECharts一直备受业界权威的关注并获得广泛好评，成为目前成熟且流行的数据可视化图表工具，被应用到诸多数据可视化的开发领域。Python作为数据分析领域最受欢迎的语言，也加入ECharts的使用行列，并研发出方便Python开发者使用的数据
CX8836：小体积大功率升降压方案推荐（附Demo设计指南）诚芯微科技社交电子
CX8836是一颗同步四开关单向升降压控制器，在4.5V-40V宽输入电压范围内稳定工作，持续负载电流10A，能够在输入高于或低于输出电压时稳定调节输出电压，可适用于USBPD快充、车载充电器、HUB、汽车启停系统、工业PC电源等多种升降压应用场合，为大功率TYPE-CPD车载充电器提供最优解决方案。提供CX8836Demo测试、CX8836样品申请及CX8836方案开发技术支持。CX8836同升
回溯算法-重新安排行程 chirou_ 算法数据结构图论 c++图搜索
leetcode332.重新安排行程这题我还没自己ac过，只能现在凭着刚学完的热乎劲把我对题解的理解记下来。本题我认为对数据结构的考察比较多，用什么数据结构去存数据，去读取数据，都是很重要的。classSolution{private:unordered_map>targets;boolbacktracking(intticketNum,vector&result){//1.确定参数和返回值//2
【华为OD技术面试真题 - 技术面】-测试八股文真题题库（1）算法大师华为od 面试 python 算法前端
华为OD面试真题精选专栏：华为OD面试真题精选目录:2024华为OD面试手撕代码真题目录以及八股文真题目录文章目录华为OD面试真题精选1.黑盒测试和白盒测试的区别2.假设我们公司现在开发一个类似于微信的软件1.0版本，现在要你测试这个功能：打开聊天窗口，输入文本，限制字数在200字以内。问你怎么提取测试点。功能测试性能测试安全性测试可用性测试跨平台兼容性测试网络环境测试3.接口测试的工具你了解哪些
第六集如何安装CentOS7.0，3分钟学会centos7安装教程 date分享
从光盘引导系统按回车键继续进入引导程序安装界面，选择语言这里选择简体中文版点击继续选择桌面安装下面给系统分区选择磁盘，点击完成选择基本分区，点击加号swap分区,大小填内存的两倍在选择根分区，使用所有可用的磁盘空间选择文件系统ext4点击完成，点击开始安装设置root密码，点击完成设置普通用户和密码，点击完成整个过程持续八分钟左右根据个人配置不同，时间长短不同好，现在点击重启系统进入重启状态点击本
Rust基础知识 GRKF15 rust 开发语言后端
1.Rust语言简介1.1基础语法变量声明：let关键字用于声明变量，可以指定或不指定类型，如leta=10;和letmutc=30i32;。函数定义：使用fn关键字定义函数，并指定参数类型及返回类型，如fnadd(i:i32,j:i32)->i32{i+j}。控制流：包括if、else等，控制语句后需要使用;来结束语句。1.2数据类型整数类型：i8、i16、i32、i64、i128，以及无符号的
简介Shell、zsh、bash zhaosuningsn Shell zsh bash shell linux bash
Shell是Linux和Unix的外壳，类似衣服，负责外界与Linux和Unix内核的交互联系。例如接收终端用户及各种应用程序的命令，把接收的命令翻译成内核能理解的语言，传递给内核，并把内核处理接收的命令的结果返回给外界，即Shell是外界和内核沟通的桥梁或大门。Linux和Unix提供了多种Shell，其中有种bash，当然还有其他好多种。Mac电脑中不但有bash，还有一个zsh，预装的，据说
Python开发常用的三方模块如下：换个网名有点难 python 开发语言
Python是一门功能强大的编程语言，拥有丰富的第三方库，这些库为开发者提供了极大的便利。以下是100个常用的Python库，涵盖了多个领域：1、NumPy，用于科学计算的基础库。2、Pandas，提供数据结构和数据分析工具。3、Matplotlib，一个绘图库。4、Scikit-learn，机器学习库。5、SciPy，用于数学、科学和工程的库。6、TensorFlow，由Google开发的开源机
希望和悲伤都是照亮我们人生的一缕光山月映雪
我开始并不想读《云边有个小卖部》，但看到好几个学生就都在读这本书，为了了解学生的阅读实际，我就拿起这本书翻看起来。读了十几页，发现小说的语言中不时有一些粗俗的字眼，感觉自己读不下去了。小说一开始把云边镇风景写的特别的美好，我错判为脱离现实的鸳鸯蝴蝶派小说，对于人为制造的童话世界的人与物，我真的不太感兴趣，所以就没有再读了。有天在教室闲转，顺手又拿起了这本书看了起来，这次我才真的看进去了。这部小说除
「豆包Marscode体验官」 | 云端 IDE 启动 & Rust 体验张风捷特烈 ide rust 开发语言后端
theme:cyanosis我正在参加「豆包MarsCode初体验」征文活动MarsCode可以看作一个运行在服务端的远程VSCode开发环境。对于我这种想要学习体验某些语言，但不想在电脑里装环境的人来说非常友好。本文就来介绍一下在MarsCode里，我的体验rust开发体验。一、MarsCode是什么它的本质是:提供代码助手和云端IDE服务的web网站，可通过下面的链接访问https://www
C语言判断回文数 Y雨何时停T c语言学习
一，回文数概念“回文”是指正读反读都能读通的句子，它是古今中外都有的一种修辞方式和文字游戏，如“我为人人，人人为我”等。在数学中也有这样一类数字有这样的特征，成为回文数。设n是一任意自然数。若将n的各位数字反向排列所得自然数n1与n相等，则称n为一回文数。例如，若n=1234321，则称n为一回文数；但若n=1234567，则n不是回文数。二，判断回文数实现思路一：数组与字符串将数字每一位按顺序放
书其实只有三类西蜀石兰类
一个人一辈子其实只读三种书，知识类、技能类、修心类。知识类的书可以让我们活得更明白。类似十万个为什么这种书籍，我一直不太乐意去读，因为单纯的知识是没法做事的，就像知道地球转速是多少一样（我肯定不知道），这种所谓的知识，除非用到，普通人掌握了完全是一种负担，维基百科能找到的东西，为什么去记忆？知识类的书，每个方面都涉及些，让自己显得不那么没文化，仅此而已。社会认为的学识渊博，肯定不是站在
《TCP/IP 详解，卷1：协议》学习笔记、吐槽及其他 bylijinnan tcp
《TCP/IP 详解，卷1：协议》是经典，但不适合初学者。它更像是一本字典，适合学过网络的人温习和查阅一些记不清的概念。这本书，我看的版本是机械工业出版社、范建华等译的。这本书在我看来，翻译得一般，甚至有明显的错误。如果英文熟练，看原版更好： http://pcvr.nl/tcpip/ 下面是我的一些笔记，包括我看书时有疑问的地方，也有对该书的吐槽，有不对的地方请指正： 1.
Linux—— 静态IP跟动态IP设置 eksliang linux IP
一.在终端输入 vi /etc/sysconfig/network-scripts/ifcfg-eth0 静态ip模板如下： DEVICE="eth0" #网卡名称 BOOTPROTO="static" #静态IP（必须） HWADDR="00:0C:29:B5:65:CA" #网卡mac地址 IPV6INIT=&q
Informatica update strategy transformation 18289753290
更新策略组件：标记你的数据进入target里面做什么操作，一般会和lookup配合使用，有时候用0,1,1代表 forward rejected rows被选中，rejected row是输出在错误文件里，不想看到reject输出，将错误输出到文件，因为有时候数据库原因导致某些column不能update，reject就会output到错误文件里面供查看，在workflow的
使用Scrapy时出现虽然队列里有很多Request但是却不下载，造成假死状态酷的飞上天空 request
现象就是：程序运行一段时间，可能是几十分钟或者几个小时，然后后台日志里面就不出现下载页面的信息，一直显示上一分钟抓取了0个网页的信息。刚开始已经猜到是某些下载线程没有正常执行回调方法引起程序一直以为线程还未下载完成，但是水平有限研究源码未果。经过不停的google终于发现一个有价值的信息，是给twisted提出的一个bugfix 连接地址如下http://twistedmatrix.
利用预测分析技术来进行辅助医疗蓝儿唯美医疗
2014年，克利夫兰诊所（Cleveland Clinic）想要更有效地控制其手术中心做膝关节置换手术的费用。整个系统每年大约进行2600例此类手术，所以，即使降低很少一部分成本，都可以为诊所和病人节约大量的资金。为了找到适合的解决方案，供应商将视野投向了预测分析技术和工具，但其分析团队还必须花时间向医生解释基于数据的治疗方案意味着什么。克利夫兰诊所负责企业信息管理和分析的医疗
java 线程(一)：基础篇 DavidIsOK java 多线程线程
&nbs
Tomcat服务器框架之Servlet开发分析 aijuans servlet
最近使用Tomcat做web服务器，使用Servlet技术做开发时，对Tomcat的框架的简易分析：疑问：为什么我们在继承HttpServlet类之后，覆盖doGet(HttpServletRequest req, HttpServetResponse rep)方法后，该方法会自动被Tomcat服务器调用，doGet方法的参数有谁传递过来？怎样传递？分析之我见： doGet方法的
揭秘玖富的粉丝营销之谜与小米粉丝社区类似 aoyouzi 揭秘玖富的粉丝营销之谜
玖富旗下悟空理财凭借着一个微信公众号上线当天成交量即破百万，第七天成交量单日破了1000万;第23天时，累计成交量超1个亿……至今成立不到10个月，粉丝已经超过500万，月交易额突破10亿，而玖富平台目前的总用户数也已经超过了1800万，位居P2P平台第一位。很多互联网金融创业者慕名前来学习效仿，但是却鲜有成功者，玖富的粉丝营销对外至今仍然是个谜。　　近日，一直坚持微信粉丝营销
Java web的会话跟踪技术百合不是茶 url会话 Cookie会话 Seession会话 Java Web 隐藏域会话
会话跟踪主要是用在用户页面点击不同的页面时,需要用到的技术点会话:多次请求与响应的过程 1,url地址传递参数,实现页面跟踪技术格式:传一个参数的 url?名=值传两个参数的 url?名=值 &名=值关键代码
web.xml之Servlet配置 bijian1013 java web.xml Servlet配置
定义： <servlet> <servlet-name>myservlet</servlet-name> <servlet-class>com.myapp.controller.MyFirstServlet</servlet-class> <init-param> <param-name>
利用svnsync实现SVN同步备份 sunjing SVN 同步 E000022 svnsync 镜像
1. 在备份SVN服务器上建立版本库 svnadmin create test 2. 创建pre-revprop-change文件 cd test/hooks/ cp pre-revprop-change.tmpl pre-revprop-change 3. 修改pre-revprop-
【分布式数据一致性三】MongoDB读写一致性 bit1129 mongodb
本系列文章结合MongoDB，探讨分布式数据库的数据一致性，这个系列文章包括：数据一致性概述与CAP 最终一致性(Eventually Consistency) 网络分裂(Network Partition)问题多数据中心(Multi Data Center) 多个写者(Multi Writer)最终一致性一致性图表(Consistency Chart) 数据
Anychart图表组件-Flash图转IMG普通图的方法白糖_ Flash
问题背景：项目使用的是Anychart图表组件，渲染出来的图是Flash的，往往一个页面有时候会有多个flash图，而需求是让我们做一个打印预览和打印功能，让多个Flash图在一个页面上打印出来。那么我们打印预览的思路是获取页面的body元素，然后在打印预览界面通过$("body").append(html)的形式显示预览效果，结果让人大跌眼镜：Flash是
Window 80端口被占用 WHY? bozch 端口占用 window
平时在启动一些可能使用80端口软件的时候，会提示80端口已经被其他软件占用，那一般又会有那些软件占用这些端口呢？下面坐下总结： 1、web服务器是最经常见的占用80端口的，例如：tomcat , apache , IIS , Php等等； 2
编程之美-数组的最大值和最小值-分治法（两种形式） bylijinnan 编程之美
import java.util.Arrays; public class MinMaxInArray { /** * 编程之美数组的最大值和最小值分治法 * 两种形式 */ public static void main(String[] args) { int[] t={11,23,34,4,6,7,8,1,2,23}; int[]
Perl正则表达式 chenbowen00 正则表达式 perl
首先我们应该知道 Perl 程序中，正则表达式有三种存在形式，他们分别是：匹配：m/<regexp>;/ （还可以简写为 /<regexp>;/ ，略去 m）替换：s/<pattern>;/<replacement>;/ 转化：tr/<pattern>;/<replacemnt>;
[宇宙与天文]行星议会是否具有本行星大气层以外的权力呢? comsci
举个例子: 地球,地球上由200多个国家选举出一个代表地球联合体的议会,那么现在地球联合体遇到一个问题,地球这颗星球上面的矿产资源快要采掘完了....那么地球议会全体投票,一致通过一项带有法律性质的议案,既批准地球上的国家用各种技术手段在地球以外开采矿产资源和其它资源........ &
Oracle Profile 使用详解 daizj oracle profile 资源限制
Oracle Profile 使用详解转一、目的： Oracle系统中的profile可以用来对用户所能使用的数据库资源进行限制，使用Create Profile命令创建一个Profile，用它来实现对数据库资源的限制使用，如果把该profile分配给用户，则该用户所能使用的数据库资源都在该profile的限制之内。二、条件：创建profile必须要有CREATE PROFIL
How HipChat Stores And Indexes Billions Of Messages Using ElasticSearch & Redis dengkane elasticsearch Lucene
This article is from an interview with Zuhaib Siddique, a production engineer at HipChat, makers of group chat and IM for teams. HipChat started in an unusual space, one you might not
循环小示例，菲波拉契序列，循环解一元二次方程以及switch示例程序 dcj3sjt126com c 算法
# include <stdio.h> int main(void) { int n; int i; int f1, f2, f3; f1 = 1; f2 = 1; printf("请输入您需要求的想的序列："); scanf("%d", &n); for (i=3; i<n; i
macbook的lamp环境 dcj3sjt126com lamp
sudo vim /etc/apache2/httpd.conf /Library/WebServer/Documents 是默认的网站根目录重启Mac上的Apache服务这个命令很早以前就查过了，但是每次使用的时候还是要在网上查：停止服务：sudo /usr/sbin/apachectl stop 开启服务：s
java ArrayList源码下 shuizhaosi888 ArrayList源码
版本 jdk-7u71-windows-x64 JavaSE7 ArrayList源码上：http://flyouwith.iteye.com/blog/2166890 /** * 从这个列表中移除所有c中包含元素 */ public boolean removeAll(Collection<?> c) {
Spring Security（08）——intercept-url配置 234390216 Spring Security intercept-url 访问权限访问协议请求方法
intercept-url配置目录 1.1 指定拦截的url 1.2 指定访问权限 1.3 指定访问协议 1.4 指定请求方法 1.1 &n
Linux环境下的oracle安装 jayung oracle
linux系统下的oracle安装本文档是Linux(redhat6.x、centos6.x、redhat7.x) 64位操作系统安装Oracle 11g(Oracle Database 11g Enterprise Edition Release 11.2.0.4.0 - 64bit Production)，本文基于各种网络资料精心整理而成，共享给有需要的朋友。如有问题可联系：QQ：52-7
hotspot虚拟机 leichenlei java HotSpot jvm 虚拟机文档
JVM参数 http://docs.oracle.com/javase/6/docs/technotes/guides/vm/index.html JVM工具 http://docs.oracle.com/javase/6/docs/technotes/tools/index.html JVM垃圾回收 http://www.oracle.com
读《Node.js项目实践：构建可扩展的Web应用》 ——引编程慢慢变成系统化的“砌砖活” noaighost Web node.js
读《Node.js项目实践：构建可扩展的Web应用》 ——引编程慢慢变成系统化的“砌砖活” 眼里的Node.JS 初初接触node是一年前的事，那时候年少不更事。还在纠结什么语言可以编写出牛逼的程序，想必每个码农都会经历这个月经性的问题：微信用什么语言写的？facebook为什么推荐系统这么智能，用什么语言写的？dota2的外挂这么牛逼，用什么语言写的？……用什么语言写这句话，困扰人也是阻碍
快速开发Android应用 rensanning android
Android应用开发过程中，经常会遇到很多常见的类似问题，解决这些问题需要花时间，其实很多问题已经有了成熟的解决方案，比如很多第三方的开源lib，参考 Android Libraries 和 Android UI/UX Libraries。编码越少，Bug越少，效率自然会高。但可能由于根本没听说过、听说过但没用过、特殊原因不能用、自己已经有了解决方案等等原因，这些成熟的解决
理解Java中的弱引用 tomcat_oracle java 工作面试
　不久之前，我面试了一些求职Java高级开发工程师的应聘者。我常常会面试他们说，“你能给我介绍一些Java中得弱引用吗？”，如果面试者这样说，“嗯，是不是垃圾回收有关的？”，我就会基本满意了，我并不期待回答是一篇诘究本末的论文描述。　　然而事与愿违，我很吃惊的发现，在将近20多个有着平均5年开发经验和高学历背景的应聘者中，居然只有两个人知道弱引用的存在，但是在这两个人之中只有一个人真正了
标签输出html标签" target="_blank">关于标签输出html标签 xshdch jsp
http://back-888888.iteye.com/blog/1181202 关于<c:out value=""/>标签的使用，其中有一个属性是escapeXml默认是true(将html标签当做转移字符，直接显示不在浏览器上面进行解析)，当设置escapeXml属性值为false的时候就是不过滤xml，这样就能在浏览器上解析html标签， &nb

R0_B	R1_B	R2_B	R3_B	ALU_B	功能
1	1	1	1	0	输出ALU的结果
0	1	1	1	1	输出（R0）
1	0	1	1	1	输出（R1）
1	1	0	1	1	输出（R2）
1	1	1	0	1	输出（R3）

输入			输出
WR	LED_B	X[7..0]	W1[7..0]	W2[7..0]
0	0	×	X[7..0]
其它取值		×	X[7..0]

输入						输出
SW_B	RAM_B	ROM_B	ID[7..0]	ROM [7..0]	N2[7..0]		EW[7..0]
0	×	×	×	×	×		ID[7..0]
1	×	0	×	×	×		ROM[7..0]
1	1	1	×	×	×		N1[7..0]
1	0	1	×	×	×		RAM[7..0]

输入控制信号				输出
C	D	E	F	G	W[7..0]
0	1	1	1	1	X1[7..0]
1	0	1	1	1	X2[7..0]
1	1	0	1	1	X3[7..0]
1	1	1	0	1	X4[7..0]
1	1	1	1	0	X5[7..0]

CLR	LOAD	LDPC	功能
0	×	×	将PC清0
1	0	↑	BUS-->PC
1	1	0	不装入也不计数
1	1	↑	PC+1

输入		输出				备注
Q	CLR	T1	T2	T3	T4	当CLR变为1且Q的上边沿到来时，T1为“1”，T2～T4为“0”
×	0	0	0	0	0	当CLR变为1且Q的上边沿到来时，T1为“1”，T2～T4为“0”
↑	1	循环右移1次