S5PV210的时钟系统简介

《朱老师物联网大讲堂》学习笔记

学习地址:www.zhulaoshi.org


s5pv210开发板有3个时钟域,分别是

MSYS:CPU(Cortex-A8内核),DRAM(DMC0和DMC1),IRAM&IROM

DSYS:和视频显示编解码相关的

PSYS:和内部的各种外设有关


三部分独立工作,通过BRG链接,

为什么要分?因为彼此速度差异太大了,

下面是时钟域的数据手册,



时钟来源:

我们主要使用XUSBXTI,

s5pv210的外部有4个晶振接口,我们设计板子硬件时,可以根据需要在决定在哪里接晶振,

接了晶振后,上电,相应的模块就会产生震荡,

产生原始时钟后,原始时钟再经过一系列的筛选开关进入相应的PLL电路生成倍频后的高频时钟,

高频时钟再经过分频到达芯片内部各个模块上,

在模块内部还有进一步的分频器进行再次分频使用。

时钟来源见下图:

S5PV210的时钟系统简介_第1张图片



下面是PLL在我们这个开发板上的典型使用

APLL:Cortex-A8内核,MSYS域

MPLL&EPLL:DSYS,PSYS

VPLL:Video视频相关模块


你可能感兴趣的:(s5pv210,PLL,时钟系统)