ARM Instructions

num	Mnemonic	syntax
4.1.1		dsfsfsdfsafsdfsaafsfsfsf
4.1.2	ADC{<cond>}{S}  <Rd>,  <Rn>, <shifter_operand>
4.1.3	ADD{<cond>}{S}  <Rd>,  <Rn>, <shifter_operand>
4.1.4	AND{<cond>}{S}  <Rd>,  <Rn>, <shifter_operand>
4.1.5	B{L}{<cond>}  <target_address>
4.1.6	BIC{<cond>}{S}  <Rd>,  <Rn>,  <shifter_operand>
4.1.7	BKPT  <immediate>
4.1.8	BLX  <target_addr>
4.1.9	BLX{<cond>}  <Rm>
4.1.10	BX{<cond>}   <Rm>
4.1.11	CDP{<cond>}  <coproc>, <opcode_1>,  <CRd>,  <CRn>,  <CRm>,  <opcode_2> CDP2                <coproc>,  <opcode_1>,  <CRd>,  <CRn>,  <CRm>,  <opcode_2>
4.1.12	CLZ{<cond>}  <Rd>,  <Rm>
4.1.13	CMN{<cond>}  <Rn>,  <shifter_operand>
4.1.14	CMP{<cond>}  <Rn>,  <shifter_operand>
4.1.15	EOR{<cond>}{S}  <Rd>,  <Rn>,  <shifter_operand>
4.1.16	LDC{<cond>}{L}  <coproc>,  <CRd>,  <addressing_mode> LDC2{L}                <coproc>,  <CRd>,  <addressing_mode>
4.1.17	LDM{<cond>}<addressing_mode>  <Rn>{!},  <registers>
4.1.18	LDM{<cond>}<addressing_mode>  <Rn>,  <registers_without_pc>
4.1.19	LDM{<cond>}<addressing_mode>  <Rn>{!},  <registers_and_pc>
4.1.20	LDR{<cond>}  <Rd>,  <addressing_mode>
4.1.21	LDR{<cond>}B  <Rd>,  <addressing_mode>
4.1.22	LDR{<cond>}BT  <Rd>,  <post_indexed_addressing_mode>
4.1.23	LDR{<cond>}H  <Rd>,  <addressing_mode>
4.1.24	LDR{<cond>}SB  <Rd>,  <addressing_mode>
4.1.25	LDR{<cond>}SH  <Rd>,  <addressing_mode>
4.1.26	LDR{<cond>}T  <Rd>,  <post_indexed_addressing_mode>
4.1.27	MCR{<cond>}  <coproc>,  <opcode_1>,  <Rd>,  <CRn>,  <CRm> {,<opcode_2>} MCR2                <coproc>,  <opcode_1>,  <Rd>,  <CRn>,  <CRm> {, <opcode_2>}
4.1.28	MLA{<cond>}{S}  <Rd>,  <Rm>,  <Rs>,  <Rn>
4.1.29	MOV{<cond>}{S}  <Rd>,  <shifter_operand>
4.1.30	MRC{<cond>}  <coproc>,  <opcode_1>,  <Rd>,  <CRn>,  <CRm> {, <opcode_2>} MRC2                <coproc>,  <opcode_1>,  <Rd>,  <CRn>,  <CRm> {,  <opcode-2>}
4.1.31	MRS{cond}  <Rd>,  CPSR MRS{<code>]  <Rd>,  SPSR
4.1.32	MSR{<cond>}  CPSR_<fields>,  #<immediate> MSR{<cond>}  CPSR_<field>,  <Rm> MSR{<cond>}  SPSR_<field>,  #<immediate> MSR{<cond>}  SPSR_<field>,  <Rm>
4.1.33	MUL{<cond>}{S}  <Rd>,  <Rm>,  <Rs>
4.1.34	MVN{<cond>}{S}  <Rd>,  <shifter_operand>
4.1.35	ORR{<cond>}{S}  <Rd>,  <Rn>,  <shifter_operand>
4.1.36	RSB{<code>}{S}  <Rd>,  <Rn>,  <shifter_operand>
4.1.37	RSC{<cond>}{S}  <Rd>,  <Rn>,  <shitfer_operand>
4.1.38	SBC{<cond>}{S}  <Rd>,  <Rn>,  <shifter_operand>
4.1.39	SMLAL{<cond>}{S}  <RdLo>,  <RdHi>,  <Rm>,  <Rs>
4.1.40	SMULL{<cond>}{S}  <RdLo>,  <RdHi>,  <Rm>,  <Rs>
4.1.41	STC{<cond>}{L}  <coproc>,  <CRd>,  <addressing_mode> STC2{l}                 <coproc>,  <CRd>,  <addressing_mode>
4.1.42	STM{<cond>}<addresing_mode>  <Rn>{!},  <registers>
4.1.43	STM{<cond>}<addresing_mode>  <Rn>,  <registers>
4.1.44	STR{<cond>}  <Rd>,  <addressing_mode>
4.1.45	STR{<cond>}B  <Rd>,  <addresing_mode>
4.1.46	STR{<cond>}BT  <Rd>,  <post_indexed_addresing_mode>
4.1.47	STR{<cond>}H  <Rd>,  <addressing_mode>
4.1.48	STR{<cond>}T  <Rd>,  <post_indexed_addresing_mode>
4.1.49	SUB{<cond>}{S}  <Rd>,  <Rn>,  <shitfer_operand>
4.1.50	SWI{<cond>}  <immed_24>
4.1.51	SWP{<cond>}  <Rd>,  <Rm>,  [<Rn>]
4.1.52	SWP{<cond>}B  <Rd>,  <Rm>,  [<Rn>]
4.1.53	TEQ{<cond>}  <Rn>,  <shifter_operand>
4.1.54	TST{<cond>}  <Rn>,  <shifter_operand>
4.1.55	UMLAL{<cond>}{S}  <RdLo>,  <RdHi>,  <Rm>,  <Rs>
4.1.56	UMULL{<cond>}{S}  <RdLo>,  <RdHi>,  <Rm>,  <Rs>