计算机组成原理 7

1.存储器的逻辑结构

按层次结构自上而下，访问时间逐渐变长，存储容量变大，价格便宜。

对主存的要求能够迅速相应cpu的读写请求，半导体存储器是目前的首选。
半导体存储器分类
随机存取存储器：大多数断电后丢失其存储内容所以也称易失性存储器，共分为三类静态RAM，动态RAM，非易失性RAM。
只读存储器：断电后没事，可编程ROM，紫外光擦除可编程ROM，电擦除可编程ROM，闪烁可擦除可编程ROM和掩膜ROM。

随机存储器的工作原理

把大量存储单元电路按一定的形式排列起来，就构成存储体，把存储体和地址译码与驱动电路，读写放大电路及时序控制电路集成在一块硅片上，就是存储组件。通过封装，通过引脚引出地址线，数据线，控制线，电源地线,就制成了半导体存储器芯片，一般有两种结构字片式和位片式。

选中存储单元阵列的一行，与该行中的每一个存储单元电路的输出端相连的读写控制电路这时同时工作，从而对对一个存储单元的所有位同时读写。CS为片选信号。

位片式，为双译码方式，对行列交叉处的存储单元读写。两个MOS控制该列是否选中。

TMS4116芯片
单管动态MOS存储单元电路构成的随机存取存储器芯片。16K*1位，存储器地址码采用分时复用技术，分两次把14位地址送人芯片。低7位送到行地址缓冲器锁存，高7位送到列地址锁存。当某个单元执行读写操作时，该单元所在行其余的127个存储电路也将自动进行读写，这实质是一次刷新操作。

在读写之前，使Φ1=0，Φ2=1，T3T4截止，T5导通，使读出放大器两端w1w2处于相同点位。读写时，有预选单元选择线和被选行侧之分，假设w2一侧为被选，这样w2输出高或低电平，并经io缓冲器输出，并回送到原电路，使信息再生。写入时，就在被选电路的存储电容充电荷即可。

动态存储器的刷新方式
1.集中式：读写操作之后专门留有一段时间用于所有存储单元电路的刷新，称它为CPU的死区。
2.分散式：系统对存储器的存取周期是存储器本身的2倍。每一个系统周期将所有行刷一遍。
3,异步式：在指定的时间内只刷一遍，一次刷一行。

DRAM存取模式
SRAM和ROM的存取周期和访问周期相同，而dram不一样，它存在ras信号变为无效后呈高电平，这需要一段时间预冲电路。为了消除DRAM的预冲时间的负面效果，将2个DRAM内存条安排在一起使用，cpu交替访问这两个内存条。
标准模式：先给行后给列，重复
页模式：页指每行包括的存储单元电路的个数，即列数。先给行，然后按列顺序来，直到该页的最后一个列地址，然后再给行，当然支持页模式的DRAM也支持标准的。
静态列模式：在存取某一行的所有列，不再需要给出CAS信号，访问某一行第一列，采用标准时间，接着给出列地址，之后列地址在存储芯片外的一个自动寄存器不断增量。核心就是ras和cs片选信号不变，改变的只是列地址。
半字模式：给出行给出列，cas在有效与无效之间切换，连续读出一行的4位。这样就不需要芯片外部的计数器电路。读完4位之后冲一下能。

存储芯片与cpu连接
地址信号线，数据信号线，控制信号线。
一块内存芯片容量有限，将多块连接起来遵循上述三个方面。在搭建存储器时，选用的单块芯片在单元数和位数有差距，所以需要扩建。位扩展：将所有存储芯片的地址信号，片选信号，读写控制信号并联起来，数据线单独拉出来接到CPU数据总线额对应位。字扩展：所有芯片地址，数据，读写控制线并连起来，片选信号（高位地址译码）区分被选中芯片。

多种数据传输
存储器按照CPU指令，与cpu之间传输8，16，32，64位数据的情况。

2.辅助存储器

容量大，成本低，可以脱机保存信息。目前有磁表面存储器和光存储器。
磁表面存储器：将某些磁性材料均匀的涂敷在载体表面，形成0.3~0.5um的磁层。