max_transition

静态时序分析（STA）

约束的要求DFF（sequentialcell—有clk的器件）setup/hold需求复位/设置信号信号脉冲宽度门控时钟信号计算design是否满足DRC的要求max_capacitance—节点电容max_transition
Per_HR7·2023-12-25 23:18

DC学习随笔

首先将Verilog转换成Gtech网表映射：Gtech网表映射到目标库的门级标准单元优化：满足时序（建立时间，保持时间，最大最小延迟）和DRC的约束（max_fanout,max_capcitance,max_transition
吃糙米饼的天然然·2020-06-25 17:29
上一页 1 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他