【设计指南下载】UltraFast 高层次生产力设计方法指南



更多精彩内容，请微信搜索“FPGAer俱乐部”关注我们。

赛灵思可编程器件含有数百万个逻辑单元 (LC)，集成了当前越来越多的复杂电子系统。本高层次生产力设计方法提供了在短设计周期内开发此类复杂系统的一套最佳做法。

这种方法以下列概念为重点：

• 对宝贵的差异化逻辑使用并行开发流程，实现您的产品在市场上的差异化，且 shell 可用于将 IP 与生态系统的其它部分集成。

• 广泛使用基于 C 语言的 IP 开发流程开发差异化逻辑，让仿真速度相对于 RTL 仿真成倍增长，并且能提供时序准确和得到优化的 RTL。

• 使用现有的预验证、块和组件级 IP 来快速构建 shell，将差异逻辑封装在系统中。

• 使用脚本，针对从准确设计验证直至编程 FPGA 的流程实现高度自动化。

本指南中的建议是过去多年的广泛专家级用户的经验总结。与传统的 RTL 设计方法相比，它们不断提供了下列改进：

• 设计开发时间加快 4 倍。

• 衍生设计开发时间加快 10 倍。

• 结果质量 (QoR) 提高 0.7 倍到 1.2 倍。

本文转载自：http://xilinx.eetrend.com/article/12723，如涉及侵权，请私信小编删除。

============华 丽 的 分 割 线============

想加入我们FPGA学习交流群吗？可以长按或扫描以下二维码，审核通过后我们邀请您加入。

这些微信群旨在打造一个提供给FPGA工程开发人员及兴趣爱好者（统称“FPGAer”）进行技术交流、答疑解惑和学习的平台。而且我们也将会通过网络举办FPGA技术讲座，分享相关研究文献。 

了解更多FPGA知识可以长按或扫描以下二维码关注“FPGAer俱乐部”。