CPLD器件&FPGA器件

• 简单可编程器件(SPLD)存在的问题

1. 阵列容量较小，触发器资源不足
2. 输入输出控制不够完善，编程不够方便

• CPLD特点

1. 在线可编程，可重复编程、擦除和配置数据
2. 采用多种存储器类型E2PROM、FLASH

在系统可编程技术（In-System Programming）

基本原理

串行，五根线组成：数据输出线（SDO），数据输入线（SDI），时钟线（SCLK），模式控制线（MODE），使能线（/EN）。

• JATG
  接口： TMS、TCK、TDI、TDO，分别代表模式、时钟、数据输入、数据输出。

在系统编程方法

1. 非易失性元件的E2CMOS结构或快闪存储单元的可编程逻辑器件。静态重构
2. 易失性元件的SRAM结构的FPGA器件。动态重构

方法：

1. 利用计算机接口和下载电缆对器件编程
2. 利用目标板上的单片机或微处理器对ISP编程
3. 多芯片ISP编程

在系统编程优越性

多个器件同时编程、简化生产流程、

Altera可编程逻辑系列器件

MAX架构及器件系列

• MAX7000S
  逻辑阵列块（LAB）
  通过可编程互联阵列（PIA）相互连接。每个LAB包含16个宏单元

宏单元
由逻辑阵列、乘积项选择矩阵、可编程寄存器组成。
逻辑阵列为每个宏单元提供五个乘积项

扩展乘积项
实现复杂的逻辑功能

1. 共享乘积项：每个宏单元提供一个未投入使用的乘积项，反相后反馈到逻辑阵列中。每个LAB有16个共享乘积项
2. 并联扩展项：利用宏单元没有使用的乘积项，

总而言之，一个是在与阵列中添加16个共享的乘积项，另外一个是在或阵列中添加其它宏单元传到本单元的乘积项。

可编程连线阵列（PIA）
在LAB之间布线。PIA有固定的延时，使得逻辑设计的时序性能预测。

I/O控制块
配置输入、输出或双向工作方式。

• 配置要点
  速度/功耗可编程控制。输出可接受编程。

FPGA器件

• CPLD与FPGA区别

1. 系统结构不同，另外FPGA含有高层次的内置模块和内置的记忆体
2. 集成度不同：CPLD << FPGA（门数量）
3. 应用范围不同：CPLD逻辑能力强，寄存器少，FPGA逻辑能力弱，寄存器多
4. 使用方法不同

• 工作原理
  由片内的RAM进行编程，掉电后内部逻辑关系消失。加电时，EPROM中数据读入片内编程RAM。