卷1－基础架构－目录

Intel® 64 和 IA-32 架构 软件开发者手册

卷1: 基础架构

章1

关于本手册

1.1 本手册支持的INTEL® 64 和 IA-32 处理器
1.2 卷1:基础架构概览
1.3 符号约定
1.3.1 bit和byte顺序
1.3.2 保留位和软件兼容性
1.3.2.1 指令操作数
1.3.3 十六进制和二进制数
1.3.4 分段寻址
1.3.5 一种新的描述CPUID,CR和MSR的值的语法
1.3.6 异常
1.4 相关文献

章节2

Intel® 64 和 IA-32 架构

2.1 Intel® 64 和 IA-32 架构简史
2.1.1 16位处理器和分段 (1978)
2.1.2 Intel® 286 处理器 (1982)
2.1.3 Intel® 386 处理器 (1985)
2.1.4 Intel® 486 处理器 (1989)
2.1.5 Intel® 奔腾™ 处理器 (1993)
2.1.6 P6处理器家族 (1995-1999)
2.1.7 奔腾™4处理器家族(2000-2006)
2.1.8 Intel® 至强™ 处理器(2001-2007)
2.1.9 奔腾™M处理器(2003-2006)
2.1.10 奔腾™处理器至尊版(2005)
2.1.11 Intel® 酷睿™ Duo 和 Solo处理器(2006-2007)
2.1.12 Intel® 至强™ 处理器5100和5300系列 Intel® 酷睿2处理器家族(2006)
2.1.13 Intel® 至强™ 处理器5200,5400,7400系列和Intel® 酷睿2处理器家族(2007)
2.1.14 Intel® 凌动™ 处理器家族(2008)
2.1.15 Intel® 凌动™ 处理器家族基于 Silvermont 微架构(2013)
2.1.16 Intel® 酷睿™ i7 处理器家族(2008)
2.1.17 Intel® 至强™ 处理器 7500系列(2010)
2.1.18 2010 Intel® 酷睿™处理器家族(2010)
2.1.19 Intel® 至强™ 处理器 5600系列(2010)
2.1.20 第二代Intel® 酷睿™处理器家族(2011)
2.1.21 第三代Intel® 酷睿™处理器家族(2012)
2.1.22 第四代Intel® 酷睿™处理器家族(2013)
2.2 发展方向
2.2.1 P6家族微架构
2.2.2 Intel NetBurst® 微架构
2.2.2.1 前端流水线
2.2.2.2 乱序执行核心
2.2.2.3 零时(退役)单元
2.2.3 Intel® 酷睿™ 微架构
2.2.3.1 前端
2.2.3.2 运算(执行)核心
2.2.4 Intel® 凌动™ 微架构
2.2.5 Intel® 微架构代号Nehalem
2.2.6 Intel® 微架构代号Sandy Bridge
2.2.7 SIMD指令
2.2.8 Intel® 超线程技术
2.2.8.1 一些实现说明
2.2.9 多核技术
2.2.10 Intel® 64位架构
2.2.11 Intel® 虚拟化技术(VT)
2.3 Intel® 64 和 IA-32 处理器系列

章节3

基础执行环境

3.1 运行模式
3.1.1 Intel® 64位架构
3.2 基础执行环境概览
3.2.1 64位模式执行环境
3.3 内存结构
3.3.1 IA-32内存模型
3.3.2 分页和虚拟内存
3.3.3 64位下的内存结构
3.3.4 操作模式和内存模型
3.3.5 32位与16位地址以及操作数
3.3.6 保护模式下的扩展物理寻址
3.3.7 64位模式下的地址运算
3.3.7.1 典型寻址
3.4 基础程序执行寄存器
3.4.1 通用寄存器
3.4.1.1 64位模式下的通用寄存器
3.4.2 段寄存器
3.4.2.1 64位模式下的段寄存器
3.4.3 EFLAG寄存器
3.4.3.1 状态标记位
3.4.3.2 DF标记位
3.4.3.3 系统标记位和IOPL域
3.4.3.4 64位下的REFLAGS寄存器
3.5 指令指针
3.5.1 64位下的指令指针
3.6 操作数大小和地址大小
3.6.1 64位下的操作数大小和地址大小
3.7 操作数寻址
3.7.1 立即数的操作数
3.7.2 寄存器的操作数
3.7.2.1 64位下寄存器的操作数
3.7.3 内存操作数
3.7.3.1 64位下的内存操作数
3.7.4 指定段选择器
3.7.4.1 64位下的分段
3.7.5 指定一个偏移
3.7.5.1 64位下指定一个偏移
3.7.6 汇编器和编译器的寻址方式
3.7.7 I/O端口的访问

章节4

数据类型

4.1 数据类型基本原理
4.1.1 字，双字，四字，以及双四字对齐
4.2 数字数据类型
4.2.1 整数
4.2.1.1 无符号整数
4.2.1.2 有符号整数
4.2.2 浮点数据类型
4.3 指针数据类型
4.3.1 64位下的指针数据类型
4.4 bit域(binary)数据类型
4.5 串(string)数据类型
4.6 封装的SIMD数据类型
4.6.1 64位下封装SIMD数据类型
4.6.2 128位封装的SIMD数据类型
4.7 二进制编码化以及二进制编码的整数
4.8 实数和浮点数的格式
4.8.1 实数系统
4.8.2 浮点数格式
4.8.2.1 有理数
4.8.2.2 偏置指数
4.8.3 实数和非数字的编码
4.8.3.1 有符号的零
4.8.3.2 有理数和无理数
4.8.3.3 无穷数
4.8.3.4 NaNs
4.8.3.5 SNaNs 和 QNaNs的操作
4.8.3.6 应用中的SNaNs 和 QNaNs
4.8.3.7 QNaN中的浮点无穷数
4.8.3.8 半精度浮点运算
4.8.4 循环数
4.8.4.1 循环数控域
4.8.4.2 SSE与SSE2的舍去转换指令
4.9 浮点异常概述
4.9.1 浮点异常情况
4.9.1.1 无效操作异常(#I)
4.9.1.2 错误的操作数异常(#D)
4.9.1.3 除0异常(#Z)
4.9.1.4 数字溢出(上溢)异常(#O)
4.9.1.5 数字溢出(下溢)异常(#U)
4.9.1.6 精度异常(#P)
4.9.2 浮点异常优先
4.9.3 一个浮点异常处理程序的典型动作

章节5

指令集摘要

5.1 通用指令
5.1.1 数据转移指令
5.1.2 二进制运算指令
5.1.3 十进制运算指令
5.1.4 逻辑指令
5.1.5 移动和翻转指令
5.1.6 bit和byte指令
5.1.7 控制转移指令
5.1.8 串转移指令
5.1.9 I/O指令
5.1.10 进入和退出指令
5.1.11 标志寄存器控制指令
5.1.12 段寄存器指令
5.1.13 混合指令
5.1.14 用户模式扩展状态保存/恢复指令
5.1.15 随机数生成指令
5.1.16 BMI1,BMI2
5.1.16.1探测VEX编码的GPR指令LZCNT 和 TZCNT, PREFETCHW
5.2 X87 FPU指令
5.2.1 X87 FPU数据转移指令
5.2.2 X87 FPU基础运算指令
5.2.3 X87 FPU比较指令
5.2.4 X87 FPU超然指令
5.2.5 X87 FPU加载物理常数指令
5.2.6 X87 FPU控制指令
5.3 X87 FPU 和 SIMD 状态管理指令