姓名：屈彦维
学号：16020610026
引自：http://lw.3edu.net/qrs/lw_184460.html
嵌牛导读：通过工程实例介绍了在DSP煟模椋纾椋簦幔 Signal Processing数字信号处理犗低成杓浦校利用PRO-TEL99SE嵌套的Advanced Protel PLD99硬件描述语言CUPL进行可编程逻辑器件设计的方法。
嵌牛鼻子：可编程逻辑器件(PLD)，硬件描述语言(CUPL)，Protel99se
嵌牛提问：如何在Protel99SE下实现可编程逻辑器件设计？
嵌牛正文：
1.在以往的DSP设计中,采用TTL、CMOS电路和专用数字电路进行设计时,器件对电路的处理功能是固定的,用户不能定义或修改其逻辑功能。但随着电子技术的发展和工程对所需功能复杂程度的进一步提高,系统将需要很多芯片,这样,在芯片之间,以及芯片和印刷电路板的布线和接点也相应增多,因而导致系统的可靠性下降和功耗增加,这样也就越来越不能满足工程实际的需要。而大规模可编程逻辑器件煟校蹋模海校颍铮纾颍幔恚恚幔猓欤 Logic Device牶突于芯片的EDA煟牛欤澹悖簦颍铮睿椋 Design Automatic电子设计自动化抵ぞ呷砑则可以解决这一问题。半导体技术的提高使ASIC煟粒穑穑欤椋悖幔簦椋铮 Specific Integrated Circuit:特定用途集成电路犐杓萍际跞涨魍晟疲同时可编程逻辑器件在结构、工艺、集成度、功能、速度、灵活性等方面的改进和提高,也为高效率、高质量、灵活设计数字系统提供了可靠性。此外,CPLD煟茫铮恚穑欤澹 Pro-grammable Logic Device牷颍疲校牵粒煟疲椋澹欤 Programmable Array牸际醯某鱿郑又为DSP提供了一种崭新的方法,并使CPLD或FPGA设计的DSP系统具有良好的实用性和极强的实时性。
在Protel99se嵌套的PLD99的开发环境下,可编程逻辑器件设计可以直接面向用户要求,自上而下地逐层完成相应的描述、综合、优化、仿真与验证,直到生成能够下载到器件的JED文件,该方法结构严谨,易于操作,其设计流程如图1所示。
2 实例介绍
在某工程中,要求利用SYN0,SYN1,SYN2,SYN3,SYN4,SYN5作为同步信号进行64个通道的选择,以使64个通道在不同时刻进行工作,电路产生的发射脉冲连接在64个双晶探头上,然后将双晶探头产生的原始回波信号a1,b1,c1,d1经过AD8184熕难∫豢关犑涑龅叫藕虐褰行处理。
3 设计过程
3.1 确定设计目的
由于每一通道的电路都是相同的,考虑到硬件电路以及电路板容量的问题,可先将64个通道分成16组,即每块电路PCB板设计四个通道,这16组利用SYN2,SYN3,SYN4,SYN5和拨码开关S1选通,然后利用SYN0,SYN1产生选通每块电路板的四个通道的选通信号A0、A1和输出使能EN,其电路原理如图2所示,信号的先后次序及逻辑关系见图3。
3.2 PLD器件的选择和输入输出的确定
由于CUPL语言与器件和生产厂家无关,根据设计目的和要求,最简单、最常用的GAL22V10可以作为目标器件。根据GAL22V10的技术资料和器件各个管脚的定义,可将同步信号SYN0,SYN1,SYN2 ,SYN3,SYN4,SYN5和拨码开关S1的四个管脚作为输入信号,即选择2~11为输入管脚,13脚直接接地,14~20为输出管脚,其中14~17脚用来进行通道选择,18、19脚作为AD8184的选通信号,20脚作为AD8184的输出使能,参见图2。