【调用IP宏文件进行仿真】modelsim仿真时出现 Instantiation of 'xxx' failed. The design unit was not found.

出现错误类似：
modelsim 仿真fifo时出现 Error: (vsim-3033) E:/Programs/ModelSim/fifo/ps2_fifo.v(75): Instantiation of 'scfifo' failed. The design unit was not found.
仿真波形不对，调用的ip核没有输出（白色虚线）等情况，都是因为没有在仿真工程中加入ip宏的.V文件：
例子：调用了一个shift register，然后仿真的时候三个抽头没有数据输出，只有白色虚线而且是一直拉低

 

 Altera的基本宏功能的功能（行为）仿真模型在Quartus工具安装目录下的"C:\altera\13.1\quartus\eda\sim_lib"目录中：
    Verilog HDL语言的仿真库文件为220model.v和altera_mf.v;
    VHDL语言的仿真库文件为220pack.vhd、220model.vhd、altera_mf.vhd和altera_mf_components.vhd。
仿真时把相关库文件加到工程中去就行了。