S32K系列S32K144学习笔记——时钟

一用S32K144苦似海，道友，能不用，千万不去用。

以MCU为S32K144，开发平台S32DSworkspace，时钟配置，拾几个配置简单写写，如有错误，麻烦帮忙指出，谢谢！

相关的时钟配置代码：

#include "S32K144.h" /* include peripheral declarations S32K144 */
#include "s32_core_cm4.h"

void WDOG_disable (void)
{
	WDOG->CNT=0xD928C520; 	 //解锁看门狗
	WDOG->TOVAL=0x0000FFFF;	 //把时间配置为最大
	WDOG->CS = 0x00002100;   //关闭看门狗
}

void SOSC_init_8MHz(void)
{
  	SCG->SOSCDIV=0x00000101;  //SOSCDIV1 & SOSCDIV2 =1:  分频/1
  	SCG->SOSCCFG=0x00000024;  //Range=2: 选择晶体振荡器的中频范围 (SOSC 1MHz-8MHz)
                              // HGO=0:   控制晶体振荡器的工作功率模式 --低功率模式
                              // EREFS=1: 外部参考选择OSC内部晶体振荡器
  	while(SCG->SOSCCSR & SCG_SOSCCSR_LK_MASK); //等待SOSCCSR解锁 寄存器解锁后才可写入
  	SCG->SOSCCSR=0x00000001;  // LK=0:  SOSCCSR可以写
                              // SOSCCM=0: 系统OSC时钟监视器被禁用
                              // SOSCEN=1: 启用系统OSC
  	while(!(SCG->SOSCCSR & SCG_SOSCCSR_SOSCVLD_MASK)); //等待系统OSC成功启用，输出时钟有效
}


void SPLL_init_160MHz(void)
{
  	while(SCG->SPLLCSR & SCG_SPLLCSR_LK_MASK); //等待SPLLCSR寄存器解锁  寄存器解锁后才可写入
  	SCG->SPLLCSR = 0x00000000;  // LK=0: SPLLCSR可以写入
  	  	  	  	  	  	  	    // SPLLEN=0: SPLL禁用
  	SCG->SPLLDIV = 0x00000302;  // SPLLDIV1 分频/2; SPLLDIV2 分频/4
  	SCG->SPLLCFG = 0x00180000;  // PREDIV=0: 锁相环参考时钟分频因子
                                // MULT=24:  SPLL时钟频率的乘法因子
                                // SPLL_CLK = 8MHz / 1 * 40 / 2 = 160 MHz    SPLL_CLK = (VCO_CLK)/2  VCO_CLK = SPLL_SOURCE/(PREDIV+1)*(MULT+16)
  	while(SCG->SPLLCSR & SCG_SPLLCSR_LK_MASK); //等待SPLLCSR寄存器解锁  寄存器解锁后才可写入
  	SCG->SPLLCSR = 0x00000001;  // LK=0: SPLLCSR可以写入
                                // SPLLCM=0: SPLL时钟监视器被禁用
                                // SPLLEN=1: 开启SPLL
  	while(!(SCG->SPLLCSR & SCG_SPLLCSR_SPLLVLD_MASK)); //等待SPLL成功启用，输出时钟有效
}

void NormalRUNmode_40MHz (void)
{
	SCG->RCCR=SCG_RCCR_SCS(6)   // SPLL做为系统时钟源
	|SCG_RCCR_DIVCORE(0b11)     // DIVCORE=3, 分频/4: Core clock = 160/4 MHz = 40 MHz
	|SCG_RCCR_DIVBUS(0b11)      // DIVBUS=3, 分频/4: bus clock = 160/4 MHz = 40 MHz
	|SCG_RCCR_DIVSLOW(0b111);   // DIVSLOW=7, 分频/8: SCG slow, flash clock= 160/8 MHz = 20MHZ
	while (((SCG->CSR & SCG_CSR_SCS_MASK) >> SCG_CSR_SCS_SHIFT ) != 6) {}//等待系统时钟源成功选择SPLL
}
int main(void)
{

	WDOG_disable();                   //关闭看门狗
	
	SOSC_init_8MHz();                 //配置系统振荡器为外部8MHZ
	SPLL_init_160MHz();               //使用SOSC 8MHZ配置SPLL 为160 MHz
	NormalRUNmode_40MHz();            //配置系列时钟40MHz, 40MHz总线时钟

	while(1)
	{
		/*Add your own code*/
	}
	return 0;
}

S32K144时钟树：

1、 void SOSC_init_8MHz(void)，函数配置是如下图所示的那路径，最终直接得到SOSCDIV1_CLK 、SOSCDIV2_CLK，同时也有其他的叉到其他的分支上；需要配置的的有三个寄存器SCG_SOSCCSR（控制状态寄存器）、SCG_SOSCDIV（分频寄存器）、SCG_SOSCCFG（振荡器配置寄存器）

2、void SPLL_init_160MHz(void)，函数配置是如下图所示的那路径，最终得到SPLLDIV1_CLK、SPLLDIV2_CLK、SPLL_CLK；需要配置的的有三个寄存器SCG_SPLLCSR（PLL控制状态寄存器）、SCG_SPLLDIV（PLL分频寄存器）、SCG_SPLLCFG（PLL配置寄存器）
关于SPLL_CLK的计算公式：
SPLL_CLK = (VCO_CLK)/2
VCO_CLK = SOSC_CLK/(PREDIV + 1) *(MULT + 16)

3、void NormalRUNmode_40MHz(void)，函数配置SCG_RCCR(运行时钟控制寄存器)，得到FLASH_CLK、BUS_CLK、CORE_CLK

具体的也可以看以下一些配置：






芯片具体的功能模块的时钟选择，也可以有些视图可以看，例如以下这个，更多的请见S32-RM