STM32F10X的时钟树及时钟初始化

对于初学者而言，时钟是一个很重要很深的概念，对于STM32芯片来讲，为了实现低功耗，设计了一个功能完善但是却很复杂的时钟系统，使得外围功能的时钟可配置，相对应的，单片机的时钟基本上固定的几种，简单配置后就能使用，而STM32的外围功能不仅要配置，还需要在最开始就要设置这些外设时钟，只有使能这些外设时钟后，这些外设才能够使用。

STM32的时钟树，如下图所示：

STM32有一下4个时钟源：

（1）高速外部时钟（HSE）：以外部晶振作时钟源，晶振频率可取范围为4~16MHz，我们一般采用8MHz的晶振，开发板上的8MHz时钟就是指的这个。

（2）高速内部时钟（HSI）： 由内部RC振荡器产生，频率为8MHz，但不稳定。

（3）低速外部时钟（LSE）：以外部晶振作时钟源，主要提供给实时时钟模块，所以一般采用32.768KHz。STM32F103CBT6开发板上用的是32.768KHz规格的晶振。

 （4）低速内部时钟（LSI）：由内部RC振荡器产生，也主要提供给实时时钟模块，频率大约为40KHz。

接下来以最常用的高速外部时钟（HSE）为例进行分析：

     1)      从左端的OSC_OUT和OSC_IN开始，这两个引脚分别接到外部晶振的两端。
2)      8MHz的时钟遇到了第一个分频器PLLXTPRE（HSE divider for PLL entry），在这个分频器中，可以通过寄存器配置，选择它的输出。它的输出时钟可以是对输入时钟的二分频或不分频。本例子中，我们选择不分频，所以经过PLLXTPRE后，还是8MHz的时钟。
3)      8MHz的时钟遇到开关PLLSRC（PLL entry clock source），我们可以选择其输出，输出为外部高速时钟（HSE）或是内部高速时钟（HSI）。这里选择输出为HSE，接着遇到锁相环PLL，具有倍频作用，在这里我们可以输入倍频因子PLLMUL（PLL multiplication factor），要是想超频，就得在这个寄存器上做手脚。经过PLL的时钟称为PLLCLK。倍频因子我们设定为9倍频，也就是说，经过PLL之后，我们的时钟从原来8MHz的 HSE变为72MHz的PLLCLK。
4)      紧接着又遇到了一个开关SW，经过这个开关之后就是STM32的系统时钟（SYSCLK）了。通过这个开关，可以切换SYSCLK的时钟源，可以选择为HSI、PLLCLK、HSE。我们选择为PLLCLK时钟，所以SYSCLK就为72MHz了。
5)      PLLCLK在输入到SW前，还流向了USB预分频器，这个分频器输出为USB外设的时钟（USBCLK）。
6)      回到SYSCLK，SYSCLK经过AHB预分频器，分频后再输入到其它外设。如输出到称为HCLK、FCLK的时钟，还直接输出到SDIO外设的SDIOCLK时钟、存储器控制器FSMC的FSMCCLK时钟，和作为APB1、APB2的预分频器的输入端。本例子设置AHB预分频器不分频，即输出的频率为72MHz。

从时钟树的分析，看到经过一系列的倍频、分频后得到了几个与我们开发密切相关的时钟。
SYSCLK：系统时钟，STM32大部分器件的时钟来源。主要由AHB预分频器分配到各个部件。
HCLK：由AHB预分频器直接输出得到，它是高速总线AHB的时钟信号，提供给存储器，DMA及cortex内核，是cortex内核运行的时钟，cpu主频就是这个信号，它的大小与STM32运算速度，数据存取速度密切相关。
FCLK：同样由AHB预分频器输出得到，是内核的“自由运行时钟”。“自由”表现在它不来自时钟 HCLK，因此在HCLK时钟停止时 FCLK 也继续运行。它的存在，可以保证在处理器休眠时，也能够采样和到中断和跟踪休眠事件 ，它与HCLK互相同步。
PCLK1：外设时钟，由APB1预分频器输出得到，最大频率为36MHz，提供给挂载在APB1总线上的外设。
PCLK2：外设时钟，由APB2预分频器输出得到，最大频率可为72MHz，提供给挂载在APB2总线上的外设。
为什么STM32的时钟系统如此复杂，有倍频、分频及一系列的外设时钟的开关。需要倍频是考虑到电磁兼容性，如外部直接提供一个72MHz的晶振，太高的振荡频率可能会给制作电路板带来一定的难度。分频是因为STM32既有高速外设又有低速外设，各种外设的工作频率不尽相同，如同pc机上的南北桥，把高速的和低速的设备分开来管理。最后，每个外设都配备了外设时钟的开关，当我们不使用某个外设时，可以把这个外设时钟关闭，从而降低STM32的整体功耗。所以，当我们使用外设时，一定要记得先开启外设的时钟。

对于STM32的默认启动文件"startup_stm32f10x_hd.s"，对于时钟的初始化函数,追踪到最后，会跳转到如下的程序：

static void SetSysClock(void)
{
#ifdef SYSCLK_FREQ_HSE
  SetSysClockToHSE();
#elif defined SYSCLK_FREQ_24MHz
  SetSysClockTo24();
#elif defined SYSCLK_FREQ_36MHz
  SetSysClockTo36();
#elif defined SYSCLK_FREQ_48MHz
  SetSysClockTo48();
#elif defined SYSCLK_FREQ_56MHz
  SetSysClockTo56();  
#elif defined SYSCLK_FREQ_72MHz
  SetSysClockTo72();
#endif
 
 /* If none of the define above is enabled, the HSI is used as System clock
    source (default after reset) */ 
}

查看宏定义，发现，会设定系统时钟为72MHz，这也不难理解，先把系统时钟倍频到最大，然后外围时钟就可以分频到需要的了，这样就能发挥CPU的最大性能。