STM32之Systick(系统时钟&滴答定时器)

systick定时器有两个可选的时钟源，一个是外部时钟源（STCLK，等于HCLK/8），另一个是内核时钟（FCLK，等于HCLK）。假若你选择内核时钟，并将HCLK频率设置为72MHz的话，系统时钟周期为1/(72M)；systick有一个24位的递减计数器，每个系统时钟周期计数器值减一，那么当计数器减到零时，时间经过了：系统时钟周期*计数器初值。当你将计数器初值设为72000时（有些例程里面设为71999，其实没什么影响，误差极小），当计数器值减到0时经过了1/(72M)*72000=0.001s，即1ms。

转载于:https://www.cnblogs.com/imyang/p/10081640.html