上图中,SDA1/SCL1,SDA2/SCL2为I2C的两个信号端,VDD1和VDD2为这两个信号的高电平电压。电路应用限制条件为:
1,VDD1 ≤ VDD2;
2,SDA1/SCL1的低电平门限大于0.7V左右(视NMOS内的二极管压降而定);
3,Vgs ≤ VDD1;
4,Vds ≤ VDD2 。
对于3.3V和5V/12V等电路的相互转换,NMOS管选择AP2306或者SI2306即可。
3.3V部分的总线线路通过上拉电阻Rp上拉至3.3V。 NMOS管的栅极和源极都是3.3V, 所以它的Vgs 低于阀值电压,NMOS管不导通。这就允许5V部分的总线线路通过它的上拉电阻Rp上拉到5V。此时两部分的总线线路都是高电平,只是电压电平不同。
NMOS管的源极也变成低电平,而栅极是3.3V,Vgs上升高于阀值,NMOS 管开始导通。然后5V部分的总线线路通过导通的NMOS管被3.3V 器件下拉到低电平。此时,两部分的总线线路都是低电平,而且电压电平相同。
NMOS管的漏极基底二极管导通,源极电压为基底二极管导通0.7V,3.3V部分被下拉直到Vgs 超过阀值,NMOS管开始导通。3.3V部分的总线线路通过导通的NMOS管被5V 的器件进一步下拉到低电平。此时,两部分的总线线路都是低电平,而且电压电平相同。
4、电压型驱动,当然也需要一定的驱动电流,而且有的应用也许比三极管大。
对这个电路测试了下,MOS管采用的是2N7002小信号NMOS,输入电容很小的,大概几十pF。下面是电路及实物
115KHz波形,这个是频率是常用串口较高的波特率
分析:5V电路上升沿缓是因为依靠上拉电阻上升至5V,时间常数决定,上拉电阻越小上升时间越小;5V电路下降沿陡是因为NMOS导通,直接由3.3V电路驱动低电平。
400KHz,高速IIC通信的时钟频率
1MHz,波形上升太慢了
4MHz,已经不能输出5V的电平了
分析:5V电路还没来得及上升至5V就被拉下来了。