汉明码
7，4汉明码及8，4扩展汉明码的实现
(2012-12-16 15:32:02)
标签： fpga扩展汉明码 |
分类： FPGA |
一、汉明码
汉明码是 1950 年由美国贝尔实验室提出来的，是第一个设计用来纠正错误的线性分组码
，汉明码及其变型已广泛应用于数字通信和数据存储系统中作为差错控制码。
汉明码是一种线性分组码。线性分组码是指将信息序列划分为长度为k的序列段，在每一段后面附加r位的监督码，且监督码和信息码之间构成线性关系，即它们之间可由线性方程组来联系。这样构成的抗干扰码称为线性分组码。
编码原理
设码长为n，信息位长度为k，监督位长度为r=n-k。如果需要纠正一位出错，因为长度为n的序列上每一位都可能出错，一共有n种情况，另外还有不出错的情况，所以我们必须用长度为r的监督码表示出n+1种情况。而长度为r的监督码一共可以表示2^r种情况。因此
2^r >= n + 1， 即r >= log(n+1)
我们以一个例子来说明汉明码。假设k=4，需要纠正一位错误，则
2^r >= n + 1 = k + r + 1 = 4 + r + 1
解得r >= 3。我们取r=3，则码长为3+4=7。用a6,a5,...a0表示这7个码元。用S1,S2,S3表示三个监关系式中的校正子。我们作如下规定（这个规定是任意的）：
S1 S2 S3 错码的位置
0 0 1 a0
0 1 0 a1
1 0 0 a2
0 1 1 a3
1 0 1 a4
1 1 0 a5
1 1 1 a6
0 0 0 无错
按照表中的规定可知，仅当一个错码位置在a2,a4,a5或a6时校正子S1为1，否则S1为0。这就意味着a2,a4,a5,a6四个码元构成偶校验关系：
S1 = a6⊕a5⊕a4⊕a2 (1)式
同理，可以得到：
S2 = a6⊕a5⊕a3⊕a1 (2)式
S3 = a6⊕a4⊕a3⊕a0 (3)式
在发送信号时，信息位a6,a5,a4,a3的值取决于输入信号，是随机的。监督为a2,a1,a0应该根据信息位的取值按照监督关系决定，即监督位的取值应该使上述(1)(2)(3)式中的S1,S2,S3为0，这表示初始情况下没有错码。即
S1=a6⊕a5⊕a4⊕a2 = 0
S2=a6⊕a5⊕a3⊕a1 = 0
S3=a6⊕a4⊕a3⊕a0 = 0
由上式进行移项运算，得到：
a2 = a6⊕a5⊕a4
a1 = a6⊕a5⊕a3
a0 = a6⊕a4⊕a3
已知信息位后，根据上式即可计算出a2,a1,a0三个监督位的值。
监督位计算结果
| 序 号 |
码 字 |
序 号 |
码 字 |
||
| 信 息码元 |
监 督 元 |
信 息码元 |
监 督 元 |
||
| 0 |
0 0 0 0 |
0 0 0 |
8 |
1 0 0 0 |
1 1 1 |
| 1 |
0 0 0 1 |
0 1 1 |
9 |
1 0 0 1 |
1 0 0 |
| 2 |
0 0 1 0 |
1 0 1 |
10 |
1 0 1 0 |
0 1 0 |
| 3 |
0 0 1 1 |
1 1 0 |
11 |
1 0 1 1 |
0 0 1 |
| 4 |
0 1 0 0 |
1 1 0 |
12 |
1 1 0 0 |
0 0 1 |
| 5 |
0 1 0 1 |
1 0 1 |
13 |
1 1 0 1 |
0 1 0 |
| 6 |
0 1 1 0 |
0 1 1 |
14 |
1 1 1 0 |
1 0 0 |
| 7 |
0 1 1 1 |
0 0 0 |
15 |
1 1 1 1 |
1 1 1 |
表3-1-1
接收端受到每个码组后，先按照(1)~(3)式计算出S1,S2,S3，（或查表）
然后查表可知错码情况。
它能纠1个错或检2个错。
纠一：
例如接收端 收到的信息是 1101100，
则可以算出 S1=1， S2=1， S3=0， 查表可知错误位置a5, ,将a5改正过后
得到正确的 信息应该是 1001100.
检二：
汉明码仅能纠正一位错码,如果要实现检出 2位错码的功能,可以采用扩展汉明码。扩展汉明码
是在汉明码的基础上增加了一位偶校验码, 如 ( 7 ,4)汉明码增加一位就变成 ( 8 , 4)扩展汉明码。下面
以( 8 , 4)汉明码为例说明其编译码原理。( 7 , 4)汉明码的码位排列为: a7a6a5a4a3a2a1,
其中 a7a6a5a4信息位, a3a2a1为监督位, 增加一位后的( 8 , 4)汉明码排列为: a7a6a5a4a3a2a1a0 , a0为前面 7位码的偶校验位。
扩展汉明码可以纠正 1位错码, 还可以检出 2位错码。
：解码器通过对接收到的信息位
再编码产生本地监督位和一位总体校验位, 然后再与接
收到的编码器发送来的原监督位和总体校验位进行比
较( 分别异或) ,
通 过对产生的结果进行分析, 从而判断是否有误, 并且通过变量error 的取值来确定错误的类型。
FPGA verilog 的实现
(n，k)模式线性分组码的生成矩阵G和校验
矩阵H分别为，n×k和n×(n—k)维矩阵，其中，
校验矩阵H决定信息位与校验位的关系，在编码和
译码中都要用到。
线性码的最小码距为d，也即校 验矩阵H中任意d一1列线性无关。
校验矩阵7*（7-4）
(7,4)码的最小码距d0=3
生成矩阵7*4
