数字逻辑期末复习

 

输出函数：Z=F（X，y）  激励函数：Y=H（X，y）

---

---

某Mealy型电路状态表格式

处于状态B的时序逻辑电路，当输入x为1时，输出Z为0，在时钟脉冲的作用下，电路进入次态A。                      （Z和Q、X有关） 只有在时钟信号到来电路才发生改变一次，否则即使输入发生变化，电路状态也不会改变。

 

---

 

处于状态B的时序逻辑电路，当输入x为1时，输出Z为0，在时钟脉冲的作用下，电路进入次态C。 (Z只和Q有关) 只有在时钟信号到来电路才发生改变一次，否则即使输入发生变化，电路状态也不会改变。

 

---

---

基本RS触发器：

 

基本RS触发器，R、S分别是置0和置1，低电位有效。   01置01 10置1 11不变 00不定

 

基本RS和同步·RS触发器的对比图

基本RS和同步·RS的·真值表

 

注意：在同步RS触发器特性表中，隐含着时钟脉冲信号CP=1的因素，即输出信号和CP是有关的，当CP为高电平的时候，它的输出信号才会发生变化；当RS=01或RS=10时，输出的状态和S是一致的。

---

主从RS触发器   只在时钟信号从1→0的瞬间，主从触发器有效触发，从而克服钟控RS触发器多次翻转和空翻问题。 （空翻：在同一个时钟脉冲作用期间触发器状态多次翻转的现象）

---

D触发器：

在时钟脉冲作用下，D触发器状态的变化仅取决于输入信号D，而与触发器现态无关

维持阻塞D触发器的次态仅取决于CP信号（上升沿）到来时的输入，而这之前或以后，输入信号的变化对次态没影响。、

---

JK触发器：

01置0，10置1，11翻，00保持   

 

主从JK触发器：CP下降沿到来时有效。主从JK触发器没有约束。

---

T触发器：（计数型触发器）

T触发器的特点

• • 具有保持、翻转功能
  • 边沿时钟脉冲控制（上边沿有效）
  • 抗干扰能力强

---

应用：

基本R-S触发器一般用作消除机械开关抖动；

D触发器通常用来组成寄存器；

T触发器一般用来实现计数功能；

J-K触发器逻辑功能全、通用性强，用途最广泛；

十六进制同步加法计数器74LS161

在计算机中，带符号数均用补码表示和存储。

 

 

8421码中没有1010～1111代码。

两个8421码相加，和超过10，要进行加6（0110）校正

 

1.余3码中不允许出现0000、0001、0010、1101、1110

和1111六种状态。

余3码与十进制数进行转换时，每位十进制数字的编码都应余3。例如，

(256)10 = (0101 1000 1001)余3码

(1000 1001 1001 1011)余3码 = (5668)10

将两个余3码相加，如果有进位，则结果加3；如果无进位，则结果减3。

 

 

格雷码属于一种可靠性编码，是一种错误最小化的编码方式，因此格雷码在通信和测量技术中得到广泛应用。

逻辑函数的三种常用表示方式：逻辑表达式、真值表、卡诺图。

任意两个最小项的乘积为0。

全体最小项之和为1。任意两个最大项之和为1。

全体最大项之积为0。

只有在变量数目和变量顺序相同的前提下，下标编号相同的最大项和最小项之间才有 的关系。任何一个逻辑函数表达式都可以化为最小项之和表达式，且全部最小项之和为1.

还有配项法

 

卡诺图：01 23 67 45；0132 4576 ，12 13 15 14，8 9 11 10；每个小方格代表一个最小项