STM32 时钟树主系统时钟

1、HSE时钟

• HSE:High Speed External Clock signal，即高速的外部时钟。
• 来源：无源晶振（4-16M），通常使用8M。
• 控制：RCC_CR时钟控制寄存器的位16：HSEON控制心。

2、HSI时钟

• HSI:High Speed Internal Clock signal，高速的内部时钟。
• 来源：芯片内部，大小为8M，当HSE故障时，系统时钟会自动切换到HSI，直到HSE启动成功。
• 控制：RCC_CR时钟控制寄存器的位0：HSION控制。

3、锁相环时钟

• 锁相环时钟：PLLCLK
• 来源：（HSI/2、HSE）经过倍频所得。
• 控制：CFGR:PLLXTPRE、PLLMUL
• 注意：PLL时钟源头使用HIS/2的时候，PLLMUL最大只能是16，这个时候PLLCLK最大只能是64M，小于ST官方推荐的最大时钟72M。

3、系统时钟

• 锁相坏时钟：SYSCLK，最高为72M（ST官方推荐的）
• 来源：HSI、HSE、PLLCLK。
• 控制：CFGR:SW口注意：通常的配置是SYSCLK=PLLCLK=72M。

4、HCLK时钟

• HCLK:AHB高速总线时钟，速度最高为72M。为AHB总线的外设提供时钟、为Cortex系统定时器提供时钟（SysTick）、为内核提供时钟。（FCLK）。
• AHB:advanced high-performance bus。
• 来源：系统时钟分频得到，一般设置HCLK=SYSCLK=72M。
• 控制：CFGR:HPRE

5、PCLK1时钟

• PCLK1：APB1低速总线时钟，最高为36M。为APB1总线的外设提供时钟。2倍频之后则为APB1总线的定时器2-7提供时钟，最大为72M。
• 来源：HCLK分频得到，一般配置PCLK1=HCLK/2=36M。
• 控制：RCC_CFGR时钟配置寄存器的PPRE1位。

6、PCLK2时钟

• PCLK2：APB2高速总线时钟，最高为72M。为APB2总线的外设提供时钟。为APB2总线的定时器1和8提供时钟，最大为72M。
• 来源：HCLK分频得到，一般配置PCLK1=HCLK=72M
• 控制：RCC_CFGR时钟配置寄存器的PPRE2位

7、RTC时钟

• RTC时钟：为芯片内部的RTC外设提供时钟。（RTC实时时钟）
• 来源：HSE_RTC（HSE分频得到）、LSE（外部32.768KHZ的晶体提供）、LSI（40KHZ）。
• 控制：RCC备份域控制寄存器RCC_BDCR:RTCSEL位控制

8、独立看门狗时钟

IWDGCLK，由LSI提供

9、MCO时钟输出

• MCO:microcontroller clock output，微控制器时钟输出引脚，由PA8复用所得。
• 来源：PLLCLK/2，HSE、HSI、SYSCLK
• 控制：CRGR:MCO

---

HSI、HSE、LSI、LSE、PLL 如何区别？