- 在 DE2-115 开发板上使用 Chisel 编写流水灯程序
奈一410
fpga开发
在DE2-115开发板上使用Chisel编写流水灯程序步骤1:打开QuartusII软件步骤2:编写Verilog代码步骤3:配置项目步骤4:分配引脚步骤5:编译项目步骤6:下载比特流到FPGA步骤7:测试流水灯注意事项在DE2-115开发板上使用Verilog编写流水灯程序,可以遵循以下步骤:步骤1:打开QuartusII软件启动QuartusII软件并创建一个新项目,选择适合DE2-115开发
- 实验报告:在DE2-115开发板上使用SystemVerilog编写流水灯程序
追寻自己521
fpga开发单片机嵌入式硬件
在DE2-115开发板上使用SystemVerilog编写流水灯程序1.实验目标本实验旨在通过使用SystemVerilog重新设计和实现流水灯程序,并在DE2-115开发板上进行验证。同时,使用testbench进行仿真以确保设计的正确性。2.实验器材DE2-115开发板QuartusPrime开发软件ModelSim仿真软件3.SystemVerilog代码3.1流水灯设计systemveri
- FPGA基础 -- Verilog 禁止语句
关于Verilog中“禁止语句”的详细培训讲解**,结合可综合设计与仿真行为的角度,深入讲解Verilog中的“禁止类语句”(即综合时应避免或仅用于仿真的语句):一、Verilog中的“禁止语句”概念所谓“禁止语句”(或说非综合语句),是指不能被综合工具(如Vivado、Quartus、Synplify)综合到门级电路中,仅用于仿真或调试目的的语法结构。使用这些语句不会被转换为实际的逻辑门或触发器
- FPGA驱动的彩灯控制系统设计
KX-EZ
本文还有配套的精品资源,点击获取简介:彩灯控制电路利用FPGA与QUARTUS软件实现数字电路设计,以支持12路独立灯光通道的亮度和开关状态控制。通过并行处理优化响应速度和效率,该项目强调了硬件逻辑的定制灵活性。通过硬件描述语言编写代码,包括计数器、比较器、逻辑门和频率发生器的实现,并使用仿真验证设计的正确性。此外,该系统可集成用户界面与安全保护机制,为用户提供定制化的视觉效果。1.FPGA基础与
- 数电课设·简易电子秒表(Quartus Ⅱ)
茫途终有道
数字电子课设VHDL数字电子课设算法
目录电子秒表:要点剖析:代码展示:分段讲解:注意事项结果图片:压缩包资源:通过网盘分享的文件:简易电子秒表.zip链接:https://pan.baidu.com/s/10emlwbhMD6AvTpssezof2A?pwd=p9fw提取码:p9fw垂钓绿湾春,春深杏花乱。潭清疑水浅,荷动知鱼散。日暮待情人,维舟绿杨岸。《钓鱼湾》【唐】储光羲今天是最后一个数电的实验,不知不觉也快完结了。电子秒表:要
- 使用modelsim进行Verilog仿真(包含testbench编写)
学术萌新
fpgaverilogfpga
系列文章目录那啥书接上回FPGAverilog入门文章目录系列文章目录前言一、Modelsim工程新建二、Testbench脚本编写三、仿真总结前言上一次在FPGAverilog入门中说到使用quartusII对开发板进行操作点亮LED,在这个过程中实现了Verilog的编写以及在quartusII中完成了功能性仿真,这回使用modelsim进行仿真。提示:以下是本篇文章正文内容。一、Models
- 2023 ASIC FPGA IP RTL & License (Diamond / Libero SOC)
Jerry_Wei_2020
fpga开发
FPGA系列:IntelAlteraFPGA(Quartus)ADMXILINXFPGA(Vivado&ISE)LatticeFPGA(Diamond)Microchip(LiberoSOC)ASIC系列:SynopsysIPARMIPCadenceIP等等QQ:3339377509
- 基于FPGA的车速检测系统仿真设计与实现
赵谨言
论文经验分享毕业设计
标题:基于FPGA的车速检测系统仿真设计与实现内容:1.摘要本文旨在设计并实现基于FPGA的车速检测系统仿真。随着汽车行业的快速发展,精确的车速检测对于车辆的安全性和性能评估至关重要。本研究采用FPGA作为核心处理单元,结合传感器数据采集与处理技术进行车速检测。通过Verilog硬件描述语言编写系统代码,并利用ModelSim进行功能仿真,在QuartusII中完成综合与布局布线。经过仿真测试,该
- FPGA问题集锦
CodeWithMe
fpgafpga开发
1IDE问题1.1quartus:Doyouwanttooverwritethedatabaseforrevision解决方案:新版本打开旧版本的工程时的提示,选择ok即可。1.2quartus行号显示方案1:view---showlinenumber方案2:underfilenamethereisshortcutkey2代码问题2.1防止寄存器被综合掉解决方案:用(*noprune*)来声明。代
- 模块化设计数字时钟Verilog代码Quartus仿真
FPGA代码库
fpga开发
名称:模块化设计数字时钟Verilog代码Quartus仿真(文末获取)软件:Quartus语言:Verilog代码功能:模块化设计数字时钟设计数字钟,要求如下:1、23:01:3324小时制整个数字钟端口列表:clk,输入,外部时钟信号,假设为50MHzclr,输入,清零信号,低电平有效seg_atog[6:0]输出信号,用于驱动7段数码管,高电平有效an[5:0]输出信号,用于使能每个7段数码
- 【数字系统】LED动态显示模块设计:数据输入/动态显示/按键信号转换 Quartus II 环境/Verilog HDL语言/编程+仿真+开发板/FPGA/CPLD/EDA
StormBorn_
数字系统设计fpgafpga/cpldverilog硬件芯片
一、实验目的1.学习理解LED动态显示的工作原理2.进一步掌握VerilogHDL层次化的设计方法。3.掌握VerilogHDL行为级描述与结构化描述方法。4.显示数值的数据输入模块、数据动态显示模块、信息可调整的动态显示顶层模块的设计与仿真。二、实验过程步骤1、设计模块1:显示数值的数据输入display_decodea.模块功能要求八段数码管有两种不同的形式:一种是八个发光二极管的阳极都连在一
- 奋斗的小孩系列 FPGA学习altera系列: 第十四篇 边沿检测设计
FPGA技术江湖
FPGA零基础学习系列初学者必备fpga零基础学习
奋斗的小孩系列FPGA学习altera系列:第十四篇边沿检测设计作者:奋斗的小孩郝旭帅(转载请注明出处)大侠好,欢迎来到FPGA技术江湖,江湖偌大,相见即是缘分。大侠可以关注FPGA技术江湖,在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源,或者一起煮酒言欢。今天给大侠带来“FPGA学习系列altera"系列,持续更新。此学习心得是本人之前所写,所用设计软件为QuartusII13.1,现Qu
- Quartus II使用——3 LED流水灯
硬件工程师的成长路
fpga开发
1.学习要求目标:实现8个LED灯(LED0~LED7)间隔100ms依次点亮,然后全部熄灭,再依次点亮。2.仿真分析clk是50Mhz时钟,那么一个周期为(1X10^9)/(50X10^6)=20ns,1秒对应50000000个时钟周期,100ms=5000000个时钟周期。复位时,LED灯全部熄灭:led=8'hff点亮第1个LED灯:led=8'hfe点亮第1,2两个LED灯:led=8'h
- FPGA——实现LED流水灯
Dlrbw
fpga开发
文章目录一、Quartusll_18.1和VSCode软件的关联二、DE2-115的时钟电路三、流水灯的分层次设计四、总结一、Quartusll_18.1和VSCode软件的关联1.先打开QuartusII软件,然后选择菜单栏“Tools”下的“Options…”。2.点击“Options…”,在弹出的对话框中,选择“General”选项卡下的“PreferredTextEditor”,默认使用的
- set_clock_groups
jh你好
硬件工程
一、命令参数与工具处理逻辑核心参数定义参数定义工具行为工具兼容性-asynchronous完全异步时钟组,无任何相位或频率关系(如独立晶振、不同时钟树)工具完全禁用组间路径的时序分析,但需用户自行处理跨时钟域(CDC)问题XilinxVivado、IntelQuartus、Gowin(等效参数-Exclusive)-logically_exclusive逻辑互斥时钟组,同一时刻仅一个有效(如MUX
- FPGA学习笔记(二)Verilog语法初步学习(语法篇1)
贾saisai
FPGA学习fpga开发学习1024程序员节
FPGA系列文章目录一、FPGA学习笔记(一)入门背景、软件及时钟约束二、FPGA学习笔记(二)Verilog语法初步学习(语法篇1)三、FPGA学习笔记(三)流水灯入门FPGA设计流程四、FPGA学习笔记(四)通过数码管学习顶层模块和例化的编写五、FPGA学习笔记(五)Testbench(测试平台)文件编写进行Modelsim仿真六、FPGA学习笔记(六)Modelsim单独仿真和Quartus
- 用verilog实现3-8译码器和全加器
珠泪美人鱼
fpga开发
提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档文章目录前言一、pandas是什么?二、使用步骤1.引入库2.读入数据总结提示:以下是本篇文章正文内容,下面案例可供参考一、用verilog实现3-8译码器首先在一个磁盘上创建一个文档。如下图:在文档中在创建两个文档来储存项目和代码。如图:之后在quartus上建好项目后,填写代码。代码如图:
- EPM570T CPLD程序开发
可芯智能科技研究院
13.C语言精简版教程fpga开发
EPM570T是一款CPLD(可编程逻辑器件)芯片,用于开发硬件逻辑电路。下面是一些关于EPM570TCPLD程序开发的基本步骤:安装开发工具:首先,您需要安装一个CPLD开发工具,比如QuartusII。您可以从Intel官方网站上下载最新版本的QuartusII开发工具。安装完成后,您就可以开始编程了。创建工程:打开QuartusII,创建一个新工程,并命名它。选择EPM570T作为目标设备,
- nios ii FIFO读取FPGA数据交互实验1
尼德兰的喵
FPGA相关EDA工具使用笔记NiOSiialteraquartus硬件fpga
实验所用板子为altera经典的DE2板子,FPGA为CycloneII:EP2C35F672C6,quartus版本为13.01.建立工程,导入管脚图DE2_pin_assignments.csv文件,写入硬件代码并编译。最终的硬件verilog代码如下(部分代码需要在生成Qsys文件之后才能编译通过):modulework(CLOCK_50,KEY,SW,LEDR);inputCLOCK_50
- QUARTUS II 编译报错:top level design entity “...” is undefined 解决方法
邴洁沫Edna
QUARTUSII编译报错:topleveldesignentity“...”isundefined解决方法【下载地址】QUARTUSII编译报错topleveldesignentity...isundefined解决方法分享在使用QUARTUSII进行FPGA开发时,有时会遇到编译报错:“topleveldesignentity‘...’isundefined”。这个错误通常是由于顶层设计实体未
- Quartus Prime 仿真相关报错解决方法
门外的兔子
问题解决fpga开发嵌入式硬件
出现如图相关报错是因为文件路径的问题解决方法如下:第一步打开仿真设置第二步检查如图所示路径是否正确即对应.VMF文件保存的路径复制粘贴可见上方文本如下quartus_eda--gen_testbench--tool=modelsim_oem--format=verilog--write_settings_files=offProject-cProject--vector_source="D:/Kt
- QUARTUS使用之2: signaltap笔记
weixin_39274156
signaltapFPGAalteraquatusiisignaltap
signaltap笔记时间:2019年10月23日地点:苏州前言之前一直使用chipscope有四年时间,习惯了ISE的CDC使用,我个人的习惯是当FPGA编译时间小于十五分钟时,更愿意使用在线逻辑分析仪,这样的结果更真实,当然Modelsim仿真是很重要的。但是最近工作需要使用ALTERA的FPGA芯片,这就需要我学会使用quartus,我个人认为signaltap在线逻辑分析仪是必须要掌握的软
- 基于FPGA的DDS设计
Squirrels43
verilogfpga
文章目录目标一、DDS电路核心RTL1.设计一个DDS的核心RTL代码。2.使用Matlab生成DDS的波表ROM3.验证目标二、DDS开发板测试平台1.使用Quartus的SignalTAP观察DDS的输出波形2.导出SignalTAP的捕获数据至电脑(生成List文件)3.用UltraEdit的列操作模式编辑数据格式。(matlab变量定义)4.使用Matlab分析DDS生成的正弦信号的频谱纯
- 设计Xnorgate FPGA同或门
CodeWG
fpga开发matlab
设计XnorgateFPGA同或门同或门是一种基本的逻辑门电路,它的输出与输入相反当且仅当所有输入都相同。在这篇文章中,我们将会介绍如何使用FPGA实现Xnorgate同或门电路。首先,我们需要了解FPGA(FieldProgrammableGateArray)是一种可编程的数字逻辑芯片,它可以通过编程来实现各种数字逻辑电路。在本文中,我们将使用Altera公司的QuartusII软件来进行FPG
- quartus频率计 时钟设置_FPGA021 基于QuartusⅡ数字频率计的设计与仿真
weixin_39876739
quartus频率计时钟设置
摘要随着科技电子领域的发展,可编程逻辑器件,例如CPLD和FPGA的在设计中得到了广泛的应用和普及,FPGA/CPLD的发展使数字设计更加的灵活。这些芯片可以通过软件编程的方式对内部结构进行重构,使它达到相应的功能。这种设计思想改变了传统的数字系统设计理念,促进了EDA技术的迅速发展。数字频率计是一种基本的测量仪器。它被广泛应用与航天、电子、测控等领域。采用等精度频率测量方法具有测量精度保持恒定,
- quartus pin 分配(三)
落雨无风
IC设计fpgafpga开发
quartuspin分配如有需要,可查看quartusUI界面sdc配置(二)上次文章中,说了自己写sdc需要配置的分类点,这次将介绍管脚分配。已打开Quartus软件,导入设计,写好约束下一步,在Quartus软件的菜单栏打开Assignments中的二级菜单PinPlanner打开改界面即可看到选中的fpga型号,管脚图,封装类型等信息。在打开的界面中,大致可分为上下两个部分。上半部分,可分为
- Quartus II SDC文件建立流程
cattao1989
verilog
QuartusIISDC文件编写教程第一步:打开TimeQuestTimingAnalyzer,也可以点击图中1所示图标。第二步:点击Netlist,点击CreateTimingNetlist第三步:按照下图所示选择。
- Quartus sdc UI界面设置(二)
落雨无风
IC设计fpgafpga开发
Quartussdc设置根据一配置quartus综合简单流程(一)上次文章中,说了自己写sdc需要配置的分类点,这次将说明在UI界面配置sdc。1.在Quartus软件中,导入verilog设计之后,打开Tools/TimeQuestTimingAnalyzer界面大致分为上下两部分,上半部分左侧显示Report、Tasks,右侧显示欢迎界面;下半部分显示Console和History,此处缺图,
- 连续发送多个数据(uart串口RS232协议/verilog详细代码+仿真)
勇敢牛牛(FPGA学习版)
fpga开发嵌入式硬件matlab智能硬件
写在前言以下内容详细源文件,已经上传个人主页资源,需要自取~目录写在前言需求分析UART简介整体架构流程小结需求分析使用串口(rs232协议)间隔1s连续发送16byte的数据。由于每次发送的数据只有8bit,16byte=128bit,所以要发送16帧。UART简介这里实验所使用的参数有:rs232通信协议+9600bps+quartus18.0+modelsim2020异步通信:UART是一种
- Quartus网盘资源下载与安装 附图文安装教程
学习天使Alice
fpga开发学习
如大家所了解的,Quartus是一种FPGA设计软件(相信理工科的小伙伴,很多都接触或学习过FPGA),旨在为数字电路设计师提供一个高效、便捷的开发环境。它可以帮助用户完成数字逻辑电路的设计、仿真、综合和布局,以及与外围设备进行通信和控制。Quartus支持多种编程语言,包括VHDL、Verilog等,并具有丰富的功能和工具库,可满足不同级别、不同规模的数字电路设计需求。收藏的Quartus安装包
- Java实现的基于模板的网页结构化信息精准抽取组件:HtmlExtractor
yangshangchuan
信息抽取HtmlExtractor精准抽取信息采集
HtmlExtractor是一个Java实现的基于模板的网页结构化信息精准抽取组件,本身并不包含爬虫功能,但可被爬虫或其他程序调用以便更精准地对网页结构化信息进行抽取。
HtmlExtractor是为大规模分布式环境设计的,采用主从架构,主节点负责维护抽取规则,从节点向主节点请求抽取规则,当抽取规则发生变化,主节点主动通知从节点,从而能实现抽取规则变化之后的实时动态生效。
如
- java编程思想 -- 多态
百合不是茶
java多态详解
一: 向上转型和向下转型
面向对象中的转型只会发生在有继承关系的子类和父类中(接口的实现也包括在这里)。父类:人 子类:男人向上转型: Person p = new Man() ; //向上转型不需要强制类型转化向下转型: Man man =
- [自动数据处理]稳扎稳打,逐步形成自有ADP系统体系
comsci
dp
对于国内的IT行业来讲,虽然我们已经有了"两弹一星",在局部领域形成了自己独有的技术特征,并初步摆脱了国外的控制...但是前面的路还很长....
首先是我们的自动数据处理系统还无法处理很多高级工程...中等规模的拓扑分析系统也没有完成,更加复杂的
- storm 自定义 日志文件
商人shang
stormclusterlogback
Storm中的日志级级别默认为INFO,并且,日志文件是根据worker号来进行区分的,这样,同一个log文件中的信息不一定是一个业务的,这样就会有以下两个需求出现:
1. 想要进行一些调试信息的输出
2. 调试信息或者业务日志信息想要输出到一些固定的文件中
不要怕,不要烦恼,其实Storm已经提供了这样的支持,可以通过自定义logback 下的 cluster.xml 来输
- Extjs3 SpringMVC使用 @RequestBody 标签问题记录
21jhf
springMVC使用 @RequestBody(required = false) UserVO userInfo
传递json对象数据,往往会出现http 415,400,500等错误,总结一下需要使用ajax提交json数据才行,ajax提交使用proxy,参数为jsonData,不能为params;另外,需要设置Content-type属性为json,代码如下:
(由于使用了父类aaa
- 一些排错方法
文强chu
方法
1、java.lang.IllegalStateException: Class invariant violation
at org.apache.log4j.LogManager.getLoggerRepository(LogManager.java:199)at org.apache.log4j.LogManager.getLogger(LogManager.java:228)
at o
- Swing中文件恢复我觉得很难
小桔子
swing
我那个草了!老大怎么回事,怎么做项目评估的?只会说相信你可以做的,试一下,有的是时间!
用java开发一个图文处理工具,类似word,任意位置插入、拖动、删除图片以及文本等。文本框、流程图等,数据保存数据库,其余可保存pdf格式。ok,姐姐千辛万苦,
- php 文件操作
aichenglong
PHP读取文件写入文件
1 写入文件
@$fp=fopen("$DOCUMENT_ROOT/order.txt", "ab");
if(!$fp){
echo "open file error" ;
exit;
}
$outputstring="date:"." \t tire:".$tire."
- MySQL的btree索引和hash索引的区别
AILIKES
数据结构mysql算法
Hash 索引结构的特殊性,其 检索效率非常高,索引的检索可以一次定位,不像B-Tree 索引需要从根节点到枝节点,最后才能访问到页节点这样多次的IO访问,所以 Hash 索引的查询效率要远高于 B-Tree 索引。
可能很多人又有疑问了,既然 Hash 索引的效率要比 B-Tree 高很多,为什么大家不都用 Hash 索引而还要使用 B-Tree 索引呢
- JAVA的抽象--- 接口 --实现
百合不是茶
抽象 接口 实现接口
//抽象 类 ,方法
//定义一个公共抽象的类 ,并在类中定义一个抽象的方法体
抽象的定义使用abstract
abstract class A 定义一个抽象类 例如:
//定义一个基类
public abstract class A{
//抽象类不能用来实例化,只能用来继承
//
- JS变量作用域实例
bijian1013
作用域
<script>
var scope='hello';
function a(){
console.log(scope); //undefined
var scope='world';
console.log(scope); //world
console.log(b);
- TDD实践(二)
bijian1013
javaTDD
实践题目:分解质因数
Step1:
单元测试:
package com.bijian.study.factor.test;
import java.util.Arrays;
import junit.framework.Assert;
import org.junit.Before;
import org.junit.Test;
import com.bijian.
- [MongoDB学习笔记一]MongoDB主从复制
bit1129
mongodb
MongoDB称为分布式数据库,主要原因是1.基于副本集的数据备份, 2.基于切片的数据扩容。副本集解决数据的读写性能问题,切片解决了MongoDB的数据扩容问题。
事实上,MongoDB提供了主从复制和副本复制两种备份方式,在MongoDB的主从复制和副本复制集群环境中,只有一台作为主服务器,另外一台或者多台服务器作为从服务器。 本文介绍MongoDB的主从复制模式,需要指明
- 【HBase五】Java API操作HBase
bit1129
hbase
import java.io.IOException;
import org.apache.hadoop.conf.Configuration;
import org.apache.hadoop.hbase.HBaseConfiguration;
import org.apache.hadoop.hbase.HColumnDescriptor;
import org.apache.ha
- python调用zabbix api接口实时展示数据
ronin47
zabbix api接口来进行展示。经过思考之后,计划获取如下内容: 1、 获得认证密钥 2、 获取zabbix所有的主机组 3、 获取单个组下的所有主机 4、 获取某个主机下的所有监控项  
- jsp取得绝对路径
byalias
绝对路径
在JavaWeb开发中,常使用绝对路径的方式来引入JavaScript和CSS文件,这样可以避免因为目录变动导致引入文件找不到的情况,常用的做法如下:
一、使用${pageContext.request.contextPath}
代码” ${pageContext.request.contextPath}”的作用是取出部署的应用程序名,这样不管如何部署,所用路径都是正确的。
- Java定时任务调度:用ExecutorService取代Timer
bylijinnan
java
《Java并发编程实战》一书提到的用ExecutorService取代Java Timer有几个理由,我认为其中最重要的理由是:
如果TimerTask抛出未检查的异常,Timer将会产生无法预料的行为。Timer线程并不捕获异常,所以 TimerTask抛出的未检查的异常会终止timer线程。这种情况下,Timer也不会再重新恢复线程的执行了;它错误的认为整个Timer都被取消了。此时,已经被
- SQL 优化原则
chicony
sql
一、问题的提出
在应用系统开发初期,由于开发数据库数据比较少,对于查询SQL语句,复杂视图的的编写等体会不出SQL语句各种写法的性能优劣,但是如果将应用系统提交实际应用后,随着数据库中数据的增加,系统的响应速度就成为目前系统需要解决的最主要的问题之一。系统优化中一个很重要的方面就是SQL语句的优化。对于海量数据,劣质SQL语句和优质SQL语句之间的速度差别可以达到上百倍,可见对于一个系统
- java 线程弹球小游戏
CrazyMizzz
java游戏
最近java学到线程,于是做了一个线程弹球的小游戏,不过还没完善
这里是提纲
1.线程弹球游戏实现
1.实现界面需要使用哪些API类
JFrame
JPanel
JButton
FlowLayout
Graphics2D
Thread
Color
ActionListener
ActionEvent
MouseListener
Mouse
- hadoop jps出现process information unavailable提示解决办法
daizj
hadoopjps
hadoop jps出现process information unavailable提示解决办法
jps时出现如下信息:
3019 -- process information unavailable3053 -- process information unavailable2985 -- process information unavailable2917 --
- PHP图片水印缩放类实现
dcj3sjt126com
PHP
<?php
class Image{
private $path;
function __construct($path='./'){
$this->path=rtrim($path,'/').'/';
}
//水印函数,参数:背景图,水印图,位置,前缀,TMD透明度
public function water($b,$l,$pos
- IOS控件学习:UILabel常用属性与用法
dcj3sjt126com
iosUILabel
参考网站:
http://shijue.me/show_text/521c396a8ddf876566000007
http://www.tuicool.com/articles/zquENb
http://blog.csdn.net/a451493485/article/details/9454695
http://wiki.eoe.cn/page/iOS_pptl_artile_281
- 完全手动建立maven骨架
eksliang
javaeclipseWeb
建一个 JAVA 项目 :
mvn archetype:create
-DgroupId=com.demo
-DartifactId=App
[-Dversion=0.0.1-SNAPSHOT]
[-Dpackaging=jar]
建一个 web 项目 :
mvn archetype:create
-DgroupId=com.demo
-DartifactId=web-a
- 配置清单
gengzg
配置
1、修改grub启动的内核版本
vi /boot/grub/grub.conf
将default 0改为1
拷贝mt7601Usta.ko到/lib文件夹
拷贝RT2870STA.dat到 /etc/Wireless/RT2870STA/文件夹
拷贝wifiscan到bin文件夹,chmod 775 /bin/wifiscan
拷贝wifiget.sh到bin文件夹,chm
- Windows端口被占用处理方法
huqiji
windows
以下文章主要以80端口号为例,如果想知道其他的端口号也可以使用该方法..........................1、在windows下如何查看80端口占用情况?是被哪个进程占用?如何终止等. 这里主要是用到windows下的DOS工具,点击"开始"--"运行",输入&
- 开源ckplayer 网页播放器, 跨平台(html5, mobile),flv, f4v, mp4, rtmp协议. webm, ogg, m3u8 !
天梯梦
mobile
CKplayer,其全称为超酷flv播放器,它是一款用于网页上播放视频的软件,支持的格式有:http协议上的flv,f4v,mp4格式,同时支持rtmp视频流格 式播放,此播放器的特点在于用户可以自己定义播放器的风格,诸如播放/暂停按钮,静音按钮,全屏按钮都是以外部图片接口形式调用,用户根据自己的需要制作 出播放器风格所需要使用的各个按钮图片然后替换掉原始风格里相应的图片就可以制作出自己的风格了,
- 简单工厂设计模式
hm4123660
java工厂设计模式简单工厂模式
简单工厂模式(Simple Factory Pattern)属于类的创新型模式,又叫静态工厂方法模式。是通过专门定义一个类来负责创建其他类的实例,被创建的实例通常都具有共同的父类。简单工厂模式是由一个工厂对象决定创建出哪一种产品类的实例。简单工厂模式是工厂模式家族中最简单实用的模式,可以理解为是不同工厂模式的一个特殊实现。
- maven笔记
zhb8015
maven
跳过测试阶段:
mvn package -DskipTests
临时性跳过测试代码的编译:
mvn package -Dmaven.test.skip=true
maven.test.skip同时控制maven-compiler-plugin和maven-surefire-plugin两个插件的行为,即跳过编译,又跳过测试。
指定测试类
mvn test
- 非mapreduce生成Hfile,然后导入hbase当中
Stark_Summer
maphbasereduceHfilepath实例
最近一个群友的boss让研究hbase,让hbase的入库速度达到5w+/s,这可愁死了,4台个人电脑组成的集群,多线程入库调了好久,速度也才1w左右,都没有达到理想的那种速度,然后就想到了这种方式,但是网上多是用mapreduce来实现入库,而现在的需求是实时入库,不生成文件了,所以就只能自己用代码实现了,但是网上查了很多资料都没有查到,最后在一个网友的指引下,看了源码,最后找到了生成Hfile
- jsp web tomcat 编码问题
王新春
tomcatjsppageEncode
今天配置jsp项目在tomcat上,windows上正常,而linux上显示乱码,最后定位原因为tomcat 的server.xml 文件的配置,添加 URIEncoding 属性:
<Connector port="8080" protocol="HTTP/1.1"
connectionTi