allegro 遇到的问题汇总 避免忘记

目录

1、已经布板后如何更新封装?

2、如何批量放置VIA?

3、如何替换某个过孔?

4、OrCAD跟Allegro交互设置?

5、在制作封装时,如何修改封装引脚的PIN Number?

6、ORCAD画原理图时,off page connector 后加上页码的方法?

 7、将某个网络设置成电源网络,并设置其电压、线宽等属性?

8、信号线的基本操作:   

9、如何删掉模板里面以前导入的dxf文件? 强迫症,没办法。

10、自己画的异形焊盘,坐标不在中心如何解决?

11、allegro中如何不让pin、clines、shape显示网络名? 16.6版本及以上才有显示网络名的功能。

12、orcad原理图加中文标注后显示乱码问题?

13、allegro查看多个net 长度的操作

14、如何快速隐藏电源/地网络飞线(鼠线)操作如下:

15、生成Gerber文件时提示错误:Database has errors; Please run dbdoctor 如何解决?

*********************************************************************************************************************************

1、已经布板后如何更新封装?

 封装修改后,在allegro下palce--update symbols。在package symbol下选择要更新的封装。 

注意勾选如果更改过pad请注意勾选 :update symbol padstacks; 

如果是固定的器件还要记得勾选:Ignore FIXED property。

配图allegro 16.6:allegro 遇到的问题汇总 避免忘记_第1张图片

 

2、如何批量放置VIA?

比方在TOP层铺了一片铜到地,然后想规则的放置一批VIA将表面铺铜区连接到地层,能不能自动完成啊?手动放很麻烦也不均与,影响美观

Copy

Find勾选Via

Option数量间距,如果还想保留via的net,还要勾选 Retain net of vias。如下图:

allegro 遇到的问题汇总 避免忘记_第2张图片

3、如何替换某个过孔?

答:Tools->PadStack->Replace,然后必须选上Single via replace mode,最后选上要想替换的过孔即可;

allegro 遇到的问题汇总 避免忘记_第3张图片

4、OrCAD跟Allegro交互设置?

打开原理图和 PCB, 在 OrCAD 中 Option–Preferences 设置 Miscellaneous,勾选 Enable Intertool Communication。如下图:

allegro 遇到的问题汇总 避免忘记_第4张图片

5、在制作封装时,如何修改封装引脚的PIN Number?

Edit->Text,然后选中PIN Number修改即可。

 

6、ORCAD画原理图时,off page connector 后加上页码的方法?

用ORCAD画原理图,很多ORCAD的SCH中,大多在offpage connector 加上一个页码。方法很简单:Tools->annotate->action->add intersheet reference即可。

 

 7、将某个网络设置成电源网络,并设置其电压、线宽等属性?

选中该Net,然后Edit->Properties,按下图修改其属性即可。或者也可以依次点击Tools->Setup Advisor->Next->Next->Identify DC Nets->填入网络的Voltage即可。 


8、信号线的基本操作:   

    更改信号线的宽度(Edit\Change\Find\Clines)option\linewidth  
    删除信号线(Edit\Delete)
    改变信号线的拐角(Edit\Vertex)
    删除信号线的拐角(Edit\Delete Vertex)

 

9、如何删掉模板里面以前导入的dxf文件? 强迫症,没办法。

Setup---Subclasses---BOARD GEOMETRE

allegro 遇到的问题汇总 避免忘记_第5张图片

10、自己画的异形焊盘,坐标不在中心如何解决?

去检查焊盘的offset,在画封装时,调整好坐标即可。如下图的offset是y=-0.23。实际放置焊盘时,将坐标设置为x 0 0.23即可对准中央。

allegro 遇到的问题汇总 避免忘记_第6张图片

11、allegro中如何不让pin、clines、shape显示网络名? 16.6版本及以上才有显示网络名的功能。

Setup-Design parameter Editor---Display net names

allegro 遇到的问题汇总 避免忘记_第7张图片

12、orcad原理图加中文标注后显示乱码问题?

解决方法:安装补丁。

13、allegro查看多个net 长度的操作

setup-constraints-constraint Manager--ELECNET-Routing--Total Etch Length--选用对应的NET右键Analyze 即可

首先先要打开Total Etch Length 这一项

allegro 遇到的问题汇总 避免忘记_第8张图片

 

14、如何快速隐藏电源/地网络飞线(鼠线)操作如下:

Cadence Allegro菜单栏”Edit->Net Properties…”,然后会弹出”Allegro Constraint Manager”对话框(即我们常说的约束规则管理器对话框),并会自动切换至“Properties”选项卡,我们在节点“Net->General Properties”下搜索对应的网络,如“GND、VCC-3V”,在对应的“Not Rat”列设置为“On”状态,即可隐藏对应的飞线啦。如果要取消隐藏,则选择“Clear”。

allegro 遇到的问题汇总 避免忘记_第9张图片

15、生成Gerber文件时提示错误:Database has errors; Please run dbdoctor如何解决?

错误入图:

allegro 遇到的问题汇总 避免忘记_第10张图片

解决方法:Tools--Database check。

allegro 遇到的问题汇总 避免忘记_第11张图片

 

你可能感兴趣的:(EDA工具,allegro)