《计算机原理与设计：Verilog HDL版》笔记

 

加减乘除 --> 开方

定点         --> 浮点

物理存储 --> 虚拟存储

单周期 --> 多周期 --> 流水线  --> + FPU --> + Cache

多线程 --> 多核 --> 网络

 

基础	第1章 计算机基础知识及性能评价 1.2 计算机的基本结构 1.3 如何提高计算机的性能 第2章 逻辑电路及Verilog HDL简介
模块设计	第3章 计算机算法及其Verilog HDL实现 3.2 加减法算法及Verilog HDL实现 3.3 乘法算法及Verilog HDL实现 3.4 除法算法及Verilog HDL实现 3.5 开方算法及Verilog HDL实现 第4章   指令系统及ALU设计 第9章   浮点算法及fpu Verilog HDL设计 第12章 存储器和虚拟存储器管理 第6章   异常和中断处理及其电路实现 第15章 输入/输出接口及设计
整体设计	第5章 单周期CPU及其Verilog HDL设计 第7章 多周期CPU及其verrloghdl设计 第8章 流水线CPU及其Verilog HDL设计 第10章 带有FPU的流水线CPU及其Verilog HDL设计 第13章 带有cache及TLB和fpu的CPU设计
高级	第11章 多线程CPU及其Verilog HDL设计 第14章 多核CPU及其Verilog HDL设计 第16章 高性能计算机及互联网络设计