HDL中的常用约束

1.    保持约束

1.1    keep

    保持线网约束

    格式：(* KEEP = "{TURE | FALSE}" * )

    //上述约束会作用于紧随其后定义的线网

    eg：（* KEEP = "TURE" *）

    wire    clk50MHz;

1.2    keep_hierarchy

    保持层级结构。

    eg:三模冗余

2.    乘法器的相关约束

2.1    use_dsp48（好像只有xilinx中的一些片子才有这个资源）

    使用use_dsp48这个约束语法，就可以不用通过调用IP核这样一个繁琐的步骤来完成。

    格式：（*use_dsp48 = "{auto|yes|no}" *）

    //上述约束会作用于紧随其后调用的尸体、模块或信号。

    eg：

2.2    mult_style

略（不太清楚）

3.    存储器的相关约束

3.1    ram_extract

3.2    ram_style

3.3    rom_extract

3.4    rom_style

4.    寄存器的相关约束

    

    格式：(* IOB = "{TRUE|FALSE|AUTO} "*)

    //上述约束会作用于紧随其后调用的实体、模块或信号

    eg：（* IOB = "TRUE" *）

    reg    IlogicData;

    always @ (posedge clk)

    begin

        IlogicData <= inputpin; 

    end 

5.    状态机的相关约束

5.1    fsm_extract

5.2    fsm_style

5.3    fsm_encoding

...