smile_5me
smile_5me

Zynq7020 有关于vivado2017.4烧写qspi报错的解决办法

参考：https://www.xilinx.com/support/answers/70148.html

****** Xilinx Program Flash
****** Program Flash v2017.3 (64-bit)
**** SW Build 2018833 on Wed Oct 4 19:58:22 MDT 2017
** Copyright 1986-2017 Xilinx, Inc. All Rights Reserved.
Connecting to hw_server @ TCP:127.0.0.1:3121
Connected to hw_server @ TCP:127.0.0.1:3121
Available targets and devices:
Target 0 : jsn-JTAG-HS3-210299A17FB8
Device 0: jsn-JTAG-HS3-210299A17FB8-4ba00477-0
Retrieving Flash info...
Initialization done, programming the memory
BOOT_MODE REG = 0x00000001
WARNING: [Xicom 50-100] The current boot mode is QSPI.
If flash programming fails, configure device for JTAG boot mode and try again.
f probe 0 0 0

Performing Erase Operation...
Erase Operation successful.
INFO: [Xicom 50-44] Elapsed time = 0 sec.
Performing Blank Check Operation...
0%...INFO: [Xicom 50-44] Elapsed time = 1 sec.
Blank Check Operation unsucc

你可能感兴趣的:(Xilinx,Zynq7020)

  • xilinx vivado PULLMODE 设置思路 坚持每天写程序 fpga开发
    1.xilinx引脚分类XilinxIO的分类：以XC7A100TFGG484为例，其引脚分类如下：1.UserIO(用户IO)：用户使用的普通IO1.1专用(Dedicated)IO：命名为IO_LXXY_#、IO_XX_#的引脚，有固定的特定用途，多为底层特定功能的直接实现，如差分对信号、关键控制信号等，不能随意变更。1.2多功能(Multi-Function)IO：命名为IO_LXXY_ZZ
  • Xilinx 7系列FPGA架构之器件配置（二） FPGA技术实战 FPGA器件架构XinxFPGA硬件设计fpga开发
    引言：本文我们介绍下7系列FPGA的配置接口，在进行硬件电路图设计时，这也是我们非常关心的内容，本文主要介绍配置模式的选择、配置管脚定义以及如何选择CFGBVS管脚电压及Bank14/15电压。1.概述Xilinx®7系列设备有五个配置接口。每个配置接口对应一个或多个配置模式和总线宽度，如表1所示。有关接口详细的时序信息，可以参阅相应的7系列FPGA数据手册。配置时序主要与FPGA配置时钟管脚CC
  • Xilinx 7系列FPGA架构之器件配置（一） FPGA技术实战 FPGA器件架构XinxFPGA硬件设计fpga开发
    引言：本系列博文描述7系列FPGA配置的技术参考。作为开篇，简要概述了7系列FPGA的配置方法和功能。随后的博文将对每种配置方法和功能进行更详细的描述。本文描述的配置方法和功能适用于所有7系列家族器件，只有少数例外。1.概述Xilinx®7系列FPGA通过将特定于应用程序的配置数据（位流）加载到内存中进行配置。7系列FPGA可以主动从外部非易失性存储设备加载，也可以通过外部智能源（如微处理器、DS
  • 如何设计实现完成一个FPGA项目 芯作者 D1：verilog设计D1：VHDL设计fpga开发
    设计并完成一个FPGA项目是一个复杂但非常有价值的工程任务。以下是一个详细的步骤指南，帮助你从零开始完成一个FPGA项目。1.项目定义与需求分析确定项目目标：明确项目要实现的功能和性能指标。需求分析：列出所有功能需求、性能需求、接口需求等。可行性分析：评估技术可行性、成本和时间预算。2.硬件选择FPGA芯片选择：根据项目需求选择合适的FPGA芯片（如Xilinx、Intel/Altera、Latt
  • 在Xilinx FPGA上快速实现 JESD204B 长弓的坚持 总线接口协议存储
    简介JESD204是一种连接数据转换器（ADC和DAC）和逻辑器件的高速串行接口，该标准的B修订版支持高达12.5Gbps串行数据速率，并可确保JESD204链路具有可重复的确定性延迟。随着转换器的速度和分辨率不断提升，JESD204B接口在ADI高速转换器和集成RF收发器中也变得更为常见。此外，FPGA和ASIC中灵活的串行器/解串器(SERDES)设计正逐步取代连接转换器的传统并行LVDS/C
  • FPGA时序分析 远行者223 FPGAleariningfpga开发
    FPGA时序分析1.1亚稳态FPGA中亚稳态【Tsu建立时间】【Th保持时间】【Tmet决断时间】【recovery恢复时间】【removal移除时间】1.2跨时钟域分析CDC跨时钟域处理及相应的时序约束【set_clock_groups】【set_max_delay】1.3全局复位Xilinx全局复位要点1.4数制与进制原码、反码、补码补码对于有符号负数是先取反再加一，勿弄反典型例题展示
  • FPGA随记——OSERDESE2和IERDESE2 一口一口吃成大V FPGA随记fpga开发
    http://t.csdnimg.cn/yNvxf---看这个篇吧这个挺好的OSERDESE2模块要求复位信号高电平有效，并且需要将异步复位信号同步到串行时钟域。除了用原语调用，还可以用HighSpeedSelectIOWizard这个IP进行调用针对具体selectIO这个IP的使用和介绍，参考这个文档：XilinxSelectIOIP使用说明(一)_selectiobitslip-CSDN博客
  • 用VCS直接仿真vivado工程 啊节奏不对 vcs仿真fpga开发risc-v嵌入式硬件
    用VCS直接仿真vivado工程前言编译vcs仿真库simulation设置RunSimulation写Makefile执行脚本，运行vcs仿真前言在日常搬砖过程中，在ICdesign进行fpga原型验证时，在上fpga测试之前，往往需要对vivado工程进行仿真，而vivado工程中可能存在较多的xilinxip或者blockdesign，直接使用vivado仿真，速度难以接收。如果使用vcs进
  • Xilinx Vivado的RTL分析（RTL analysis）、综合（synthesis）和实现 2401_84185145 程序员fpga开发
    理论上，FPGA从编程到下载实现预期功能的过程最少仅需要上述7个步骤中的4、5、6和7，即RTL分析、综合、实现和下载。其中的RTL分析、综合、实现的具体含义和区别又是什么？2、RTL分析（RTLanalysis）一般来讲，通常的设计输入都是Verilog、VHDL或者SystemVerilog等硬件描述语言HDL编写的文件，RTL分析这一步就是将HDL语言转化成逻辑电路图的过程。比如HDL语言描
  • 记录ssh连接失败问题 星星-点灯 ssh运维
    案发现场一个xilinx芯片的板卡，跑的ubuntu系统，SD卡启动，在原本的板卡上启动运行一切正常。换了一个新的板卡之后网络通信都正常，但是唯独ssh连接失败。新的板卡换了emmc,网卡phy芯片型号。问题原因猜测完全一样的镜像原硬件上可以跑，新板子不行，那一定是硬件的什么改动导致的这个问题出现，而不是一个软件问题。做过的排查尝试1.ping测试先用ping命令测试网路联通性，互相ping都正常
  • Xilinx高速接口之GTX momo5234 #FPGA高速接口资源fpga开发
    简介开坑计划中，主要参考ug475主要讲解结构以及原语以及时钟路由和一些其他的如果不更新就把这篇删了就介
  • pcie debug web portal 斐非韭 fpga开发
    https://xilinx.github.io/pcie-debug-kmap/pciedebug/build/html/docs/PCIe_Debug_General_Techniques/index.html34536-XilinxSolutionCenterforPCIExpresshttps://support.xilinx.com/s/article/34536?language=en
  • 产品推荐 | 基于VU13P FPGA的4路FMC接口基带信号处理平台 迪普微社区 产品推荐fpga开发信号处理fpga图像处理无线电FMC
    一、产品概述TES641是一款基于VirtexUltraScale+系列FPGA的高性能4路FMC接口基带信号处理平台，该平台采用1片Xilinx的VirtexUltraScale+系列FPGAXCVU13P作为信号实时处理单元，该板卡具有4个FMC子卡接口（其中有2个为FMC+接口），各个节点之间通过高速串行总线进行互联，该FPGA支持最大32Gbps的高速串行总线，适用于100G以太网、JES
  • XILINX AXI总线 热爱学习地派大星 网络fpga开发fpga嵌入式硬件
    简介本文主要针对XILINX使用的AXILite总线对寄存器读写的使用，首先对AXI总线做详细介绍AXI总线AXI是一种总线协议，可以挂在多个master和slave，AXI总线包括3中类型接口，介绍如下：AXI4：（Forhigh-performancememory-mappedrequirements.）主要面向高性能地址映射通信的需求，是面向地址映射的接口，允许最大256轮的数据突发传输；A
  • 6U VPX总线架构：搭载飞腾D2000/FT2000 + FPGA-K7(赛灵思) 未来通信-国产化板卡及设备定制 fpga开发信息与通信国产化飞腾处理器
    "CPU+FPGA"结构是指一种结合了中央处理器（CPU）和现场可编程门阵列（FPGA）的系统架构。这种架构利用了CPU的通用计算能力和FPGA的并行处理能力，可以提供高效能、低延迟和高灵活性的计算平台。K7是Xilinx7系列FPGA中的一个系列，这个系列的FPGA提供了高性能和低功耗的特点，非常适合于各种应用，包括通信、航空航天与国防、汽车、工业、科学计算等领域。Kintex-7FPGA的一些
  • 【xilinx】解决vivado中 I/O 时钟布局器错误 神仙约架 xilinxfpga开发时钟vivado时钟布局
    典型时钟AMD设备上的典型时钟电路结构如下：输入端口(IBUF)→BUFG→FDCE/C如果使用MMCM或PLL修改时钟，则其结构如下：输入端口(IBUF)→BUFG→MMCM/PLL→BUFG→FDCE/C对于GT时钟，其结构如下：GT_QUAD→BUFG_GT→FDCE/CI/O时钟布局阶段可能会发生错误，表明该工具无法放置时钟结构直到最后一个BUFG。分析发生这种情况的原因可能有多种：时钟结
  • 超详细的 Vivado 2021.1 安装教程（适合新手） shuai_258 Vivado2021.1c++人工智能fpga开发
    Vivado是Xilinx推出的FPGA和SoC设计工具。对于新手来说，安装和配置Vivado可能有些复杂，因此本文将详细讲解每一个步骤，并介绍如何免费激活Vivado。1.系统要求确保你的电脑满足以下要求：操作系统：Windows：Windows1064-bitLinux：CentOS7.x/8.x,RedHat7.x/8.x,Ubuntu18.04/20.04内存：16GB（最低8GB）硬盘空
  • FPGA工程师成长路线（持续更新ing，欢迎补充） 白开水不甜 fpga开发
    一、开发能力1、FPGA基础知识（1）数电基础知识逻辑门锁存器触发器进制码制状态机竞争与冒险verilog语法（2）FPGA片上资源可配置逻辑块嵌入式块RAM时钟管理资源可编程输入输出单元（IOB）丰富的布线资源底层内嵌功能单元（DLL、PLL、DSP）内嵌专用硬核（专用乘法器、SERDES等）（3）FPGA开发流程（4）FPGA产业现状国外三巨头占领全球90%的市场，分别是Xilinx、Inte
  • 【vivado】fpga时钟信号引入 刘小适 日拱一卒XilinxSoCFPGAfpga开发
    FPGA的时钟信号一般由板上晶振经由时钟引脚引入，有时由于工程需要也会从pin脚引入其他外部时钟，这时为了该时钟能够正常工作，满足xilinxfpga的外部时钟引入规则。一、从专用的MRCC/SRCC时钟引脚引入对于XilinxFPGA来说必须使用片上的MRCC或者SRCC引脚来把外部时钟信号引入FPGA、添加相关的时钟约束，然后再在FPGA上使用这些引入的时钟。二、从其他IO引入外部时钟如果设计
  • FPGA-AXI4总线介绍 北纬二六 AXI协议学习fpga开发
    下一节：AXI接口时序解读AXI总线概述Xilinx软件官方axi协议有以下三种：AXI4:是面向高性能传输且带有存储地址映射的，最大允许256次数据突发传输。AXI4-Lite：轻量级的地址映射传输。AXI4-Stream：无地址映射，允许无限制数据突发传输。AXI4总线关键信号解释1.写地址通道信号（代表写地址控制信号等）AWID:写地址IDAWADDR:写地址，一次突发传输的起始地址AWLE
  • xilinx FPGA 除法器IP核（divider）的使用 vivado 2019.1 小 阿 飞 fpga开发
    参考：xilinxFPGA除法器ip核（divider）的使用（VHDL&Vivado）_vivado除法器_坚持每天写程序的博客-CSDN博客一、创建除法IPvivado的除法器ip核有三种类型，跟ISE相比多了一个LuMult类型，总结来说就是LuMult：使用了DSP切片、块RAM和少量的FPGA逻辑原语（寄存器和lut），所以和Radix2相比占用fpga资源更少；可以选择有符号或者无符号
  • 除法器 c语言 模拟,用Vivado-HLS实现低latency除法器 小小羊羊羊 除法器c语言模拟
    GeorgeWang–XilinxDSPSpecialist1VivadoHLS简介XilinxVivadoHigh-LevelSynthesis(HLS)工具将C,C++,或者SystemC设计规范，算法转成RegisterTransferLevel(RTL)实现，可综合到XilinxFPGA。将DSP算法快速转到RTLFPGA实现将C至RTL时间缩短4倍基于C语言的验证时间缩短100倍RTL仿
  • xilinx FPGA 乘法器 除法器 开方 IP核的使用（VHDL&ISE） 坚持每天写程序 xilinxfpgaip核使用例程（VHDL）FPGAVHDLISEfpga开发
    目录一、乘法器ip核1.新建工程之后建一个ip核文件：2.配置ip核：3.编写顶层文件或者激励文件：第一种情况：这个是加了ce的第二种情况：这个是加了ce和sclr的第三种情况：这个是不加使能的乘法器的正确使用：第二天的新进展：最高位是1结果之所以出问题，是因为设置的时候我忘了改了，那个输入的类型默认是signed，即有符号位，大家一定要看清楚哟，按照自己需求，看是否设置最高位为有符号位二、除法器
  • 数字信号处理基础----xilinx除法器IP使用 black_pigeon FPGA数字信号处理数字信号处理基础补码
    前言在进行数字信号处理的时候，计算是必不可少的，通常情况下，能够不用乘法器和除法器就不用乘除法器，可以采用移位和加减法的方式来完成计算。但在一些特殊情况下，希望采用乘除法，这时候在FPGA当中就需要专用的IP了。乘除法在FPGA当中实现起来是比较困难的一件事情。若直接在verilog代码中使用了乘法或者除法，其实最终对应到电路中，要么是采用大量的blockram来实现，要么是占用DSP资源。这种情
  • xilinx除法器的使用 爱漂流的易子 xilinx的各类ip的使用fpga开发
    平台：Vivado2018.3.芯片：xcku115-flva1517-2-i(active)最近学习使用了xilinx除法器，在使用过程中出现了很多次除法器的结果和我预计的结果不一致，特此记录学习一下。参考文件：pg151.下载地址pg151-div-gen.pdf•查看器•AMD自适应计算文档门户(xilinx.com)IP配置说明Xilinx除法器拥有三种模式Radix2：Theimplem
  • 硬件加速OpenCV的图像处理方法研究 Jason_儿
    摘要：研究了一种基于VivadoHLS加速OpenCV程序的方法，其核心是利用Xilinx高层次综合工具VivadoHLS，将C++编写的OpenCV程序按照VivadoHLS处理规范进行修改，进而将代码转换为硬件描述语言，可快速生成IP核。结合XilinxZynqSoC架构和其视频图像处理方面的优势，通过软硬件协同的方法，实现OpenCV程序算法向高性能处理平台ZynqSoC系统的移植和加速。该
  • FPGA时钟资源与设计方法——IO延迟约束（Vivado） CWNULT fpga开发
    目录1I/O延迟约束简介2IO约束指令3输入延迟（InputDelay）4输出延迟（OutputDelay）1I/O延迟约束简介Vivado对整个工程的时序进行分析时，只能分析内部的时序信息，对于外部的时序信息Vivado无法提供，在设计中要精确建模外部时序信息，必须为输入和输出端口提供输入输出延迟信息，而I/O延迟约束就是告知XilinxVivado集成设计环境（IDE）FPGA管脚外部的输入输
  • Xilinx（AMD） 7系列FPGA配置引脚说明 CWNULT 加载配置篇fpga开发
    xilinx7系列FPGA配置引脚下表详细描述了xilinx7系列FPGA所有配置引脚及其功能。PinNameBanktypeDirectionDescriptionCFGBVS0dedicatedIBank0电压选择，当Bank0电压为2.5v/3.3v时该引脚上拉到VCCO_0，如果Bank0工作于1.8V该引脚下拉接地。对于只能工作于1.8V的器件，该引脚不适用。（公用控制引脚）实际设计中：
  • VPX信号处理卡设计原理图：9-基于DSP TMS320C6678+FPGA XC7V690T的6U VPX信号处理卡 信号处理 无线电通信 hexiaoyan827 fpga开发VPX信号处理卡信号处理无线电通信领域固态硬盘存储
    一、概述本板卡基于标准6UVPX架构，为通用高性能信号处理平台，系我公司自主研发。板卡采用一片TIDSPTMS320C6678和一片Xilinx公司Virtex7系列的FPGAXC7V690T-2FFG1761I作为主处理器，Xilinx的AritexXC7A200T作为辅助处理器。XC7A200T负责管理板卡的上电时序，时钟配置，系统及模块复位,程序重配等。为您提供了丰富的运算资源。如图1所示：
  • 平时积累的FPGA知识点（9） 徐丹FPGA之路 FPGAfpga开发笔记
    平时在FPGA群聊等积累的FPGA知识点，第9期：31ldpc的license是什么？解释：Xilinx公司的ZynqUltraScale+RFSoC系列芯片进行项目开发，在某些芯片型号中，自身带有SD-FEC硬核资源，具体查询方式，可在Xilinx官方网站检索DS889手册。SD-FEC集成块硬核资料可在Xilinx网站下载，PG256便是该IP产品手册。这个SD-FECIP核的license需
  • java线程Thread和Runnable区别和联系 zx_code javajvmthread多线程Runnable
    我们都晓得java实现线程2种方式，一个是继承Thread，另一个是实现Runnable。 模拟窗口买票，第一例子继承thread，代码如下 package thread; public class ThreadTest { public static void main(String[] args) { Thread1 t1 = new Thread1(
  • 【转】JSON与XML的区别比较 丁_新 jsonxml
    1.定义介绍 (1).XML定义 扩展标记语言 (Extensible Markup Language, XML) ，用于标记电子文件使其具有结构性的标记语言，可以用来标记数据、定义数据类型，是一种允许用户对自己的标记语言进行定义的源语言。 XML使用DTD(document type definition)文档类型定义来组织数据;格式统一，跨平台和语言，早已成为业界公认的标准。 XML是标
  • c++ 实现五种基础的排序算法 CrazyMizzz C++c算法
    #include<iostream> using namespace std; //辅助函数，交换两数之值 template<class T> void mySwap(T &x, T &y){ T temp = x; x = y; y = temp; } const int size = 10; //一、用直接插入排
  • 我的软件 麦田的设计者 我的软件音乐类娱乐放松
         这是我写的一款app软件，耗时三个月，是一个根据央视节目开门大吉改变的，提供音调，猜歌曲名。1、手机拥有者在android手机市场下载本APP，同意权限，安装到手机上。2、游客初次进入时会有引导页面提醒用户注册。（同时软件自动播放背景音乐）。3、用户登录到主页后，会有五个模块。a、点击不胫而走，用户得到开门大吉首页部分新闻，点击进入有新闻详情。b、
  • linux awk命令详解 被触发 linux awk
    awk是行处理器: 相比较屏幕处理的优点，在处理庞大文件时不会出现内存溢出或是处理缓慢的问题，通常用来格式化文本信息 awk处理过程: 依次对每一行进行处理，然后输出 awk命令形式: awk [-F|-f|-v] ‘BEGIN{} //{command1; command2} END{}’ file [-F|-f|-v]大参数，-F指定分隔符，-f调用脚本，-v定义变量 var=val
  • 各种语言比较 _wy_ 编程语言
                        Java Ruby PHP 擅长领域                  
  • oracle 中数据类型为clob的编辑 知了ing oracle clob
    public void updateKpiStatus(String kpiStatus,String taskId){ Connection dbc=null; Statement stmt=null; PreparedStatement ps=null; try { dbc = new DBConn().getNewConnection(); //stmt = db
  • 分布式服务框架 Zookeeper -- 管理分布式环境中的数据 矮蛋蛋 zookeeper
    原文地址： http://www.ibm.com/developerworks/cn/opensource/os-cn-zookeeper/ 安装和配置详解 本文介绍的 Zookeeper 是以 3.2.2 这个稳定版本为基础，最新的版本可以通过官网 http://hadoop.apache.org/zookeeper/来获取，Zookeeper 的安装非常简单，下面将从单机模式和集群模式两
  • tomcat数据源 alafqq tomcat
    数据库 JNDI(Java Naming and Directory Interface，Java命名和目录接口)是一组在Java应用中访问命名和目录服务的API。 没有使用JNDI时我用要这样连接数据库： 03.  Class.forName("com.mysql.jdbc.Driver");  04.  conn
  • 遍历的方法 百合不是茶 遍历
                                                          遍历 在java的泛
  • linux查看硬件信息的命令 bijian1013 linux
    linux查看硬件信息的命令 一.查看CPU： cat /proc/cpuinfo   二.查看内存： free   三.查看硬盘： df   linux下查看硬件信息 1、lspci 列出所有PCI 设备； lspci - list all PCI devices:列出机器中的PCI设备（声卡、显卡、Modem、网卡、USB、主板集成设备也能
  • java常见的ClassNotFoundException bijian1013 java
    1.java.lang.ClassNotFoundException: org.apache.commons.logging.LogFactory   添加包common-logging.jar2.java.lang.ClassNotFoundException: javax.transaction.Synchronization    
  • 【Gson五】日期对象的序列化和反序列化 bit1129 反序列化
    对日期类型的数据进行序列化和反序列化时，需要考虑如下问题：   1. 序列化时，Date对象序列化的字符串日期格式如何 2. 反序列化时，把日期字符串序列化为Date对象，也需要考虑日期格式问题 3. Date A -> str -> Date B,A和B对象是否equals   默认序列化和反序列化     import com
  • 【Spark八十六】Spark Streaming之DStream vs. InputDStream bit1129 Stream
      1. DStream的类说明文档：   /** * A Discretized Stream (DStream), the basic abstraction in Spark Streaming, is a continuous * sequence of RDDs (of the same type) representing a continuous st
  • 通过nginx获取header信息 ronin47 nginx header
    1. 提取整个的Cookies内容到一个变量，然后可以在需要时引用，比如记录到日志里面， if ( $http_cookie ~* "(.*)$") {         set $all_cookie $1; }     变量$all_cookie就获得了cookie的值，可以用于运算了
  • java-65.输入数字n，按顺序输出从1最大的n位10进制数。比如输入3，则输出1、2、3一直到最大的3位数即999 bylijinnan java
    参考了网上的http://blog.csdn.net/peasking_dd/article/details/6342984 写了个java版的： public class Print_1_To_NDigit { /** * Q65.输入数字n，按顺序输出从1最大的n位10进制数。比如输入3，则输出1、2、3一直到最大的3位数即999 * 1.使用字符串
  • Netty源码学习-ReplayingDecoder bylijinnan javanetty
    ReplayingDecoder是FrameDecoder的子类，不熟悉FrameDecoder的，可以先看看 http://bylijinnan.iteye.com/blog/1982618 API说，ReplayingDecoder简化了操作，比如： FrameDecoder在decode时，需要判断数据是否接收完全： public class IntegerH
  • js特殊字符过滤 cngolon js特殊字符js特殊字符过滤
    1.js中用正则表达式 过滤特殊字符, 校验所有输入域是否含有特殊符号function stripscript(s) {    var pattern = new RegExp("[`~!@#$^&*()=|{}':;',\\[\\].<>/?~！@#￥……&*（）&mdash;—|{}【】‘；：”“'。，、？]"
  • hibernate使用sql查询 ctrain Hibernate
    import java.util.Iterator; import java.util.List; import java.util.Map; import org.hibernate.Hibernate; import org.hibernate.SQLQuery; import org.hibernate.Session; import org.hibernate.Transa
  • linux shell脚本中切换用户执行命令方法 daizj linuxshell命令切换用户
    经常在写shell脚本时，会碰到要以另外一个用户来执行相关命令，其方法简单记下：   1、执行单个命令：su - user -c "command" 如：下面命令是以test用户在/data目录下创建test123目录 [root@slave19 /data]# su - test -c "mkdir /data/test123" 
  • 好的代码里只要一个 return 语句 dcj3sjt126com return
    别再这样写了：public boolean foo() {    if (true) {         return true;     } else {          return false;    
  • Android动画效果学习 dcj3sjt126com android
    1、透明动画效果 方法一：代码实现 public View onCreateView(LayoutInflater inflater, ViewGroup container, Bundle savedInstanceState) { View rootView = inflater.inflate(R.layout.fragment_main, container, fals
  • linux复习笔记之bash shell (4)管道命令 eksliang linux管道命令汇总linux管道命令linux常用管道命令
    转载请出自出处： http://eksliang.iteye.com/blog/2105461     bash命令执行的完毕以后，通常这个命令都会有返回结果，怎么对这个返回的结果做一些操作呢？那就得用管道命令‘|’。     上面那段话，简单说了下管道命令的作用，那什么事管道命令呢？     答：非常的经典的一句话，记住了，何为管
  • Android系统中自定义按键的短按、双击、长按事件 gqdy365 android
    在项目中碰到这样的问题： 由于系统中的按键在底层做了重新定义或者新增了按键，此时需要在APP层对按键事件（keyevent）做分解处理，模拟Android系统做法，把keyevent分解成： 1、单击事件：就是普通key的单击； 2、双击事件：500ms内同一按键单击两次； 3、长按事件：同一按键长按超过1000ms（系统中长按事件为500ms）； 4、组合按键：两个以上按键同时按住；
  • asp.net获取站点根目录下子目录的名称 hvt .netC#asp.nethovertreeWeb Forms
    使用Visual Studio建立一个.aspx文件(Web Forms)，例如hovertree.aspx,在页面上加入一个ListBox代码如下： <asp:ListBox runat="server" ID="lbKeleyiFolder" />   那么在页面上显示根目录子文件夹的代码如下： string[] m_sub
  • Eclipse程序员要掌握的常用快捷键 justjavac javaeclipse快捷键ide
      判断一个人的编程水平，就看他用键盘多，还是鼠标多。用键盘一是为了输入代码（当然了，也包括注释），再有就是熟练使用快捷键。   曾有人在豆瓣评 《卓有成效的程序员》：“人有多大懒，才有多大闲”。之前我整理了一个 程序员图书列表，目的也就是通过读书，让程序员变懒。  写道 程序员作为特殊的群体，有的人可以这么懒，懒到事情都交给机器去做，而有的人又可
  • c++编程随记 lx.asymmetric C++笔记
     为了字体更好看，改变了格式……   &&运算符：   #include<iostream> using namespace std; int main(){      int a=-1,b=4,k;      k=(++a<0)&&!(b--
  • linux标准IO缓冲机制研究 音频数据 linux
    一、什么是缓存I/O(Buffered I/O)缓存I/O又被称作标准I/O,大多数文件系统默认I/O操作都是缓存I/O。在Linux的缓存I/O机制中，操作系统会将I/O的数据缓存在文件系统的页缓存(page cache)中，也就是说，数据会先被拷贝到操作系统内核的缓冲区中，然后才会从操作系统内核的缓冲区拷贝到应用程序的地址空间。1.缓存I/O有以下优点:A.缓存I/O使用了操作系统内核缓冲区，
  • 随想 生活 暗黑小菠萝 生活
    其实账户之前就申请了，但是决定要自己更新一些东西看也是最近。从毕业到现在已经一年了。没有进步是假的，但是有多大的进步可能只有我自己知道。   毕业的时候班里12个女生，真正最后做到软件开发的只要两个包括我，PS：我不是说测试不好。当时因为考研完全放弃找工作，考研失败，我想这只是我的借口。那个时候才想到为什么大学的时候不能好好的学习技术，增强自己的实战能力，以至于后来找工作比较费劲。我
  • 我认为POJO是一个错误的概念 windshome javaPOJO编程J2EE设计
                  这篇内容其实没有经过太多的深思熟虑，只是个人一时的感觉。从个人风格上来讲，我倾向简单质朴的设计开发理念；从方法论上，我更加倾向自顶向下的设计；从做事情的目标上来看，我追求质量优先，更愿意使用较为保守和稳妥的理念和方法。    &
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他