- DS18B20温度传感器的Verilog初始化程序实战指南
北海有座岛
本文还有配套的精品资源,点击获取简介:DS18B20是一款适用于宽温度范围的高精度数字温度传感器,采用Verilog语言实现其初始化程序,以便能够正确地在系统中运行。本指南详细介绍了DS18B20的初始化过程,包括电源配置、分辨率选择、报警阈值设定等,并解释了如何使用Verilog来控制和通信DS18B20传感器,对于嵌入式系统设计和硬件描述语言的学习具有重要价值。1.DS18B20传感器概述1.
- verilog ascii码 0-99翻译成16进制数
LEEE@FPGA
FPGA学习记录fpga开发
VerilogASCII码转16进制数(0-99)moduleascii_to_hex(inputclk,inputrst_n,input[7:0]ascii_high,//十位数的ASCII码input[7:0]ascii_low,//个位数的ASCII码outputreg[7:0]hex_data//输出的16进制数);reg[7<
- 【数字IC前端笔试真题精刷(2022.7.28)】芯动——数字IC验证工程师(1号卷-验证)
ReRrain
#数字IC笔试
声明:本专栏所收集的数字IC笔试题目均来源于互联网,仅供学习交流使用。如有侵犯您的知识产权,请及时与博主联系,博主将会立即删除相关内容。笔试时间:2022-7-28;题目类型:不定项(10x1’=10’)【错选不得分,少选得1/3分】问答(9x10’=90’)文章目录不定项1、(单选)在verilog语言中,a=4'b1011,那么&a=()2、(单选)SystemVerilog中类默认的成员属性
- FPGA(现场可编程门阵列)是什么?
Yashar Qian
#嵌入式fpga开发计算机体系结构嵌入式硬件
FPGA(现场可编程门阵列)是什么?FPGA(现场可编程门阵列,Field-ProgrammableGateArray)是一种可通过编程配置硬件电路的半导体芯片,其核心特点是硬件逻辑可重构,既能像软件一样灵活修改,又能像专用芯片(ASIC)一样高效运行。以下是通俗易懂的解析:⚙️术语拆解Field-Programmable(现场可编程):芯片出厂后,用户可通过硬件描述语言(如Verilog/VHD
- FPGA与Verilog实现的Cordic算法测试项目
weixin_42668301
本文还有配套的精品资源,点击获取简介:Cordic算法是一种在FPGA和Verilog硬件描述语言中实现高效的数值计算技术,它简化了硬件资源需求,特别适合资源有限的嵌入式系统。通过模块化设计,Cordic算法可以拆分为多个子模块来实现,包括旋转步骤、误差校正和控制逻辑等。该算法通过迭代过程逼近目标值,无需乘法器,从而减少了硬件资源消耗并提高了效率。在实现时需要考虑位宽、迭代次数和误差处理等因素,以
- 【教程4>第7章>第23节】基于FPGA的RS(204,188)译码verilog实现7——欧几里得迭代算法模块
fpga和matlab
#第7章·通信—信道编译码fpga开发RS译码欧几里得迭代教程4
目录1.软件版本2.RS译码器逆元欧几里得算法模块原理分析3.RS译码器逆元欧几里得算法模块的verilog实现3.1RS译码器逆元欧几里得算法模块verilog程序3.2程序解析欢迎订阅FPGA/MATLAB/Simulink系列教程《★教程1:matlab入门100例》《★教程2:fpga入门100例》《★教程3:simulink入门60例》
- Vitis HLS 学习笔记--hls::stream(理解串流:基础)
hi94
VitisHLS学习笔记c++fpga开发HLS
目录1.介绍2.示例2.1代码解析2.2定义串流2.3串流的综合报告3.总结1.介绍在VitisHLS中,hls::stream是一个用于在C/C++中进行高级合成的关键数据结构。它类似于C++标准库中的std::stream,但是专门设计用于硬件描述语言(如Verilog或VHDL)中的数据流。hls::stream提供了一种方便的方法来处理数据流,使得在设计硬件加速器时更加灵活和可控。hls:
- SPI代码详解FPGA-verilog部分(FPGA+STM32)(一)
MinJohnson
STM32FPGA/Verilogstm32fpgaspi
声明:本篇文章面向在已对SPI的四种时序有所了解的人我们采用SPI3模式以及将FPGA作从机,STM32作主机的方式讲解,在STM32控制部分采用的是半双工模式,但其实半双工与全双工区别不大,稍加修改即可本文章属于SPI的升级版,将原本的片选线CS_N再多加一根,变成spi_cs_cmd和spi_cs_data,当spi_cs_cmd拉低的时候表示传送的是命令(命令只由单片机发送),当cs_dat
- FPGA基础 -- Verilog 锁存器简介
sz66cm
FPGA基础fpga开发
由浅入深地讲解Verilog中的锁存器(Latch)**,包括:什么是锁存器(定义与作用)锁存器的分类(透明锁存器vs边沿触发器)Verilog中锁存器的建模方式锁存器与触发器的区别锁存器的时序特性与设计陷阱实际应用与避免锁存器的最佳实践综合工具识别锁存器的方式与调试技巧一、什么是锁存器(Latch)?锁存器是一种电平敏感的时序逻辑单元,用于在特定控制信号(如enable或clk为高电平)时锁存输
- FPGA基础 -- Verilog 竞争/竞态(Race Condition)
一、什么是“竞争/竞态(RaceCondition)”?概念说明典型后果信号竞争(GlitchRace)由两条或多条逻辑路径传播延迟不同导致。同一时刻从不同路径到达的电平先后顺序不可预知,产生毛刺或错误翻转。硬件级:产生额外脉冲,触发错误状态或计数。事件竞争/仿真竞态(SchedulingRace)仿真器在同一个时刻deltacycle内对同一变量存在多个驱动且调度顺序不确定(典型如=阻塞赋值)。
- 实现SystemVerilog动态进程的互斥访问
iccnewer
在计算机系统设计中,多个并行进程之间共享内存资源是一个经典问题。就像生活中多个人同时使用一个厨房一样,如果没有合理的协调机制,很容易造成混乱。SystemVerilog标准提供了内置的semaphore类来实现互斥访问,看起来是个不错的解决方案。但这个方案有个明显的缺点:缺乏内建的安全检查机制,开发者可能会无意中向semaphore创建更多的keys,这种不安全的使用方式可能导致系统的不稳定。利用
- FPGA基础 -- Verilog 的值变转储文件(VCD:Value Change Dump)
sz66cm
FPGA基础fpga开发
Verilog的“值变转储文件(VCD:ValueChangeDump)”,这是一项在仿真调试中至关重要的技术,可以帮助你“看见”RTL中每个信号随时间的变化过程。一、什么是Verilog的值变转储文件(VCD)VCD文件是一种标准格式的文本文件,全称为ValueChangeDump,用于记录Verilog仿真过程中信号的取值变化。它的作用类似于逻辑分析仪的抓取波形,但作用于RTL层,用于:波形观
- FPGA基础 -- Verilog 的属性(Attributes)
sz66cm
FPGA基础fpga开发
Verilog的属性(Attributes)的系统化培训内容,适用于希望深入理解属性如何在综合、仿真和工具指示中使用的专业工程师。内容将涵盖:属性的定义、语法、使用场景、典型示例、工具兼容性与注意事项。一、什么是Verilog的属性(Attribute)Verilog的属性是附加在语句或对象上的元信息(Metadata),不会改变功能行为,但用于指导综合器、仿真器或其他EDA工具的行为,例如:优化
- System-Verilog 实现DE2-115 流水灯
qwert_qqq
物联网学习fpga开发
文章目录一、什么是SystemVerilog二、代码实现实现结果一、什么是SystemVerilogSystemVerilog是一种硬件描述语言(HDL),它用于设计和验证电子系统,特别是在集成电路(IC)和系统级芯片(SoC)的设计过程中。SystemVerilog是Verilog语言的一个超集,它添加了许多新的特性和增强功能,使得设计者可以更高效地进行工作。应用领域:集成电路设计:System
- 在 DE2-115 开发板上使用 Chisel 编写流水灯程序
奈一410
fpga开发
在DE2-115开发板上使用Chisel编写流水灯程序步骤1:打开QuartusII软件步骤2:编写Verilog代码步骤3:配置项目步骤4:分配引脚步骤5:编译项目步骤6:下载比特流到FPGA步骤7:测试流水灯注意事项在DE2-115开发板上使用Verilog编写流水灯程序,可以遵循以下步骤:步骤1:打开QuartusII软件启动QuartusII软件并创建一个新项目,选择适合DE2-115开发
- 实验报告:在DE2-115开发板上使用SystemVerilog编写流水灯程序
追寻自己521
fpga开发单片机嵌入式硬件
在DE2-115开发板上使用SystemVerilog编写流水灯程序1.实验目标本实验旨在通过使用SystemVerilog重新设计和实现流水灯程序,并在DE2-115开发板上进行验证。同时,使用testbench进行仿真以确保设计的正确性。2.实验器材DE2-115开发板QuartusPrime开发软件ModelSim仿真软件3.SystemVerilog代码3.1流水灯设计systemveri
- FPGA基础 -- Verilog 共享任务(task)和函数(function)
sz66cm
FPGA基础fpga开发
Verilog中共享任务(task)和函数(function)的详细专业培训,适合具有一定RTL编程经验的工程师深入掌握。一、任务(task)与函数(function)的基本区别特性taskfunction调用方式可以在过程块中调用可以在表达式中调用返回值无返回值,通过output/inout传递必须有返回值执行周期可以包含时间延迟#、事件@不能有任何延迟并发可与fork...join结合实现并发
- FPGA基础 -- Verilog语言要素之整型数、实数、字符串
sz66cm
FPGA基础fpga开发
✅一、整型数(Integer)Verilog中的整型值支持如下几种方式表达:1.常规整数格式(literal)10//默认十进制8'd10//8位的十进制108'b1010//8位的二进制8'o12//8位的八进制(12=10)8'hA//8位的十六进制(A=10)2.语法结构说明[位宽]'[进制][数值]位宽:指明宽度,如8'd10是8位进制:b:二进制(binary)o:八进制(octal)d
- FPGA verliog语言学习日志
藏进云的褶皱
FPGAfpga开发学习
1.什么是verilog语言VerilogHDL(HardwareDescriptionLanguage)是一种用于电子系统设计和建模的硬件描述语言。它广泛应用于数字电路的设计和验证,特别是在FPGA(现场可编程门阵列)和ASIC(应用特定集成电路)的开发中。VerilogHDL允许设计师通过编写代码来描述电路的行为和结构,这些代码可以被合成工具转换成实际的硬件电路。以下是VerilogHDL的一
- FPGA基础 -- Verilog语言要素之标识符
sz66cm
fpga开发
一、什么是标识符(Identifier)在Verilog中,标识符是用户定义的名字,用于标识模块、变量、端口、函数、任务、参数、宏定义等各种语言要素。就像C语言的变量名、函数名一样,Verilog中的标识符为HDL代码提供了可读性与结构组织的能力。二、Verilog标识符的定义规则(IEEEStd1364/1800)1.普通标识符(不带转义字符)必须以字母(az,AZ)或下划线_开头后续字符可以是
- 《FPGA开发-1-verilog基本语法》
livercy
笔记fpga开发
FPGA一般由verilog和VHDL语言开发,但由于verilog与C语言语法相像,更容易让初学者快速掌握这门语言,于是在应用宽度方面是verilog更胜一筹,但VHDL最初是用于军方产品的开发语言,所以VHDL的语法更加严谨,此次我们以广受使用的verilog语言为基础开发FPGA。一、FPGA开发平台(载体)FPGA作为芯片,需要通过使用开发语言以平台为载体进行FPGA设计,目前开发FPGA
- FPGA基础 -- Verilog函数
sz66cm
FPGA基础fpga开发
Verilog函数(function)目标:让具备一般RTL经验的工程师,系统掌握Verilog函数的语法、约束、可综合写法以及在实际项目中的高效用法,为后续SystemVerilog及HLS设计奠定基础。1为什么要用函数?设计痛点函数带来的价值重复逻辑:CRC、Parity、优先编码等往往在多个模块出现将共用运算封装为函数,避免复制粘贴,减少Bug概率可读性差:长表达式嵌套写在连线或always
- FPGA基础 -- Verilog 概率分布函数
sz66cm
FPGA基础fpga开发
Verilog概率分布函数(PDF,ProbabilityDistributionFunction)。一、引言:Verilog语言中的概率建模场景虽然VerilogHDL本身是一种确定性的硬件描述语言,但在仿真验证环境中(尤其是testbench设计中),我们经常需要引入随机性:模拟信号的随机抖动随机输入测试样本(Fuzz测试、随机码流)建立蒙特卡洛模拟(MonteCarlo)功能覆盖率分析中生成
- FPGA基础 -- Verilog 禁止语句
关于Verilog中“禁止语句”的详细培训讲解**,结合可综合设计与仿真行为的角度,深入讲解Verilog中的“禁止类语句”(即综合时应避免或仅用于仿真的语句):一、Verilog中的“禁止语句”概念所谓“禁止语句”(或说非综合语句),是指不能被综合工具(如Vivado、Quartus、Synplify)综合到门级电路中,仅用于仿真或调试目的的语法结构。使用这些语句不会被转换为实际的逻辑门或触发器
- FPGA基础 -- Verilog 结构建模之模块实例引用语句
sz66cm
FPGA基础fpga开发
Verilog结构建模中的“模块实例引用语句(ModuleInstantiation)”,包括语法规则、实例化方式、实例参数配置(parameter)、多实例管理、跨文件引用、顶层集成策略等方面,帮助你在实际FPGA项目中灵活构建复杂系统。一、什么是模块实例引用语句?模块实例引用(ModuleInstantiation)是将已有定义的模块调用到当前模块中形成层次结构的关键语句,是结构建模的核心。就
- FPGA基础 -- Verilog 结构建模之未连接的端口
sz66cm
FPGA基础fpga开发
Verilog中结构建模时未连接的端口(UnconnectedPorts),包括:什么是未连接端口如何显式地忽略端口连接实际使用场景工具综合与仿真中的注意事项未连接端口的工程规范建议一、什么是“未连接的端口”?当你例化一个模块时,如果某个端口并不需要使用(例如该模块的调试接口、保留接口、未启用通道),你可以选择不连接这个端口。✅二、未连接端口的写法1.命名连接.port()空写法(推荐)my_mo
- FPGA基础 -- Verilog 结构建模之端口
sz66cm
FPGA基础fpga开发
Verilog结构建模中端口的由浅入深培训讲解,适合从初学者到工程实践者逐步理解使用Verilog的结构化设计思想中的“端口声明与连接”。一、什么是结构建模?Verilog的三种建模方式包括:行为建模(BehavioralModeling)数据流建模(DataflowModeling)结构建模(StructuralModeling)其中:✅结构建模:更接近电路原理图的写法,将电路划分为多个子模块,
- FPGA基础 -- Verilog行为建模之循环语句
sz66cm
FPGA基础fpga开发
行为级建模(BehavioralModeling)是VerilogHDL中最接近软件编程语言的一种描述方式,适用于功能建模和仿真建模的初期阶段。在行为级中,循环语句(loopstatements)是常见且重要的控制结构,用于重复执行一段操作。我们从浅到深系统讲解Verilog中的行为级建模循环语句,分为以下几个层次:一、基础循环语句类型总览Verilog提供了以下几种循环语句:语句类型说明repe
- FPGA基础 -- Verilog 数据流建模
一、数据流建模概念简介(初级)1.什么是数据流建模?数据流建模是一种使用并行赋值语句(assign)来表达布尔逻辑或组合逻辑行为的建模方式。它强调信号之间的逻辑数据依赖关系,而不明确指定信号何时更新(不使用时钟)。特点:面向组合逻辑,不依赖时钟;高度抽象,更关注表达式而非行为顺序;使用assign语句进行建模。2.基础语法assigny=a&b;assignz=(a|b)&c;上面两个assign
- FPGA基础 -- Verilog 数据流建模之幅值比较器
sz66cm
fpga开发
一、什么是幅值比较器(MagnitudeComparator)?幅值比较器用于比较两个数的大小关系,输出三种可能的状态:A>BA==BABeq:A==Blt:A、B);assigneq=(A==B);assignlt=(AB);assigneq=(A==B);assignlt=(Athreshold);流水线排序比较器assignswap=(a>b);assignmax=swap?a:b;assi
- java解析APK
3213213333332132
javaapklinux解析APK
解析apk有两种方法
1、结合安卓提供apktool工具,用java执行cmd解析命令获取apk信息
2、利用相关jar包里的集成方法解析apk
这里只给出第二种方法,因为第一种方法在linux服务器下会出现不在控制范围之内的结果。
public class ApkUtil
{
/**
* 日志对象
*/
private static Logger
- nginx自定义ip访问N种方法
ronin47
nginx 禁止ip访问
因业务需要,禁止一部分内网访问接口, 由于前端架了F5,直接用deny或allow是不行的,这是因为直接获取的前端F5的地址。
所以开始思考有哪些主案可以实现这样的需求,目前可实施的是三种:
一:把ip段放在redis里,写一段lua
二:利用geo传递变量,写一段
- mysql timestamp类型字段的CURRENT_TIMESTAMP与ON UPDATE CURRENT_TIMESTAMP属性
dcj3sjt126com
mysql
timestamp有两个属性,分别是CURRENT_TIMESTAMP 和ON UPDATE CURRENT_TIMESTAMP两种,使用情况分别如下:
1.
CURRENT_TIMESTAMP
当要向数据库执行insert操作时,如果有个timestamp字段属性设为
CURRENT_TIMESTAMP,则无论这
- struts2+spring+hibernate分页显示
171815164
Hibernate
分页显示一直是web开发中一大烦琐的难题,传统的网页设计只在一个JSP或者ASP页面中书写所有关于数据库操作的代码,那样做分页可能简单一点,但当把网站分层开发后,分页就比较困难了,下面是我做Spring+Hibernate+Struts2项目时设计的分页代码,与大家分享交流。
1、DAO层接口的设计,在MemberDao接口中定义了如下两个方法:
public in
- 构建自己的Wrapper应用
g21121
rap
我们已经了解Wrapper的目录结构,下面可是正式利用Wrapper来包装我们自己的应用,这里假设Wrapper的安装目录为:/usr/local/wrapper。
首先,创建项目应用
&nb
- [简单]工作记录_多线程相关
53873039oycg
多线程
最近遇到多线程的问题,原来使用异步请求多个接口(n*3次请求) 方案一 使用多线程一次返回数据,最开始是使用5个线程,一个线程顺序请求3个接口,超时终止返回 缺点 测试发现必须3个接
- 调试jdk中的源码,查看jdk局部变量
程序员是怎么炼成的
jdk 源码
转自:http://www.douban.com/note/211369821/
学习jdk源码时使用--
学习java最好的办法就是看jdk源代码,面对浩瀚的jdk(光源码就有40M多,比一个大型网站的源码都多)从何入手呢,要是能单步调试跟进到jdk源码里并且能查看其中的局部变量最好了。
可惜的是sun提供的jdk并不能查看运行中的局部变量
- Oracle RAC Failover 详解
aijuans
oracle
Oracle RAC 同时具备HA(High Availiablity) 和LB(LoadBalance). 而其高可用性的基础就是Failover(故障转移). 它指集群中任何一个节点的故障都不会影响用户的使用,连接到故障节点的用户会被自动转移到健康节点,从用户感受而言, 是感觉不到这种切换。
Oracle 10g RAC 的Failover 可以分为3种:
1. Client-Si
- form表单提交数据编码方式及tomcat的接受编码方式
antonyup_2006
JavaScripttomcat浏览器互联网servlet
原帖地址:http://www.iteye.com/topic/266705
form有2中方法把数据提交给服务器,get和post,分别说下吧。
(一)get提交
1.首先说下客户端(浏览器)的form表单用get方法是如何将数据编码后提交给服务器端的吧。
对于get方法来说,都是把数据串联在请求的url后面作为参数,如:http://localhost:
- JS初学者必知的基础
百合不是茶
js函数js入门基础
JavaScript是网页的交互语言,实现网页的各种效果,
JavaScript 是世界上最流行的脚本语言。
JavaScript 是属于 web 的语言,它适用于 PC、笔记本电脑、平板电脑和移动电话。
JavaScript 被设计为向 HTML 页面增加交互性。
许多 HTML 开发者都不是程序员,但是 JavaScript 却拥有非常简单的语法。几乎每个人都有能力将小的
- iBatis的分页分析与详解
bijian1013
javaibatis
分页是操作数据库型系统常遇到的问题。分页实现方法很多,但效率的差异就很大了。iBatis是通过什么方式来实现这个分页的了。查看它的实现部分,发现返回的PaginatedList实际上是个接口,实现这个接口的是PaginatedDataList类的对象,查看PaginatedDataList类发现,每次翻页的时候最
- 精通Oracle10编程SQL(15)使用对象类型
bijian1013
oracle数据库plsql
/*
*使用对象类型
*/
--建立和使用简单对象类型
--对象类型包括对象类型规范和对象类型体两部分。
--建立和使用不包含任何方法的对象类型
CREATE OR REPLACE TYPE person_typ1 as OBJECT(
name varchar2(10),gender varchar2(4),birthdate date
);
drop type p
- 【Linux命令二】文本处理命令awk
bit1129
linux命令
awk是Linux用来进行文本处理的命令,在日常工作中,广泛应用于日志分析。awk是一门解释型编程语言,包含变量,数组,循环控制结构,条件控制结构等。它的语法采用类C语言的语法。
awk命令用来做什么?
1.awk适用于具有一定结构的文本行,对其中的列进行提取信息
2.awk可以把当前正在处理的文本行提交给Linux的其它命令处理,然后把直接结构返回给awk
3.awk实际工
- JAVA(ssh2框架)+Flex实现权限控制方案分析
白糖_
java
目前项目使用的是Struts2+Hibernate+Spring的架构模式,目前已经有一套针对SSH2的权限系统,运行良好。但是项目有了新需求:在目前系统的基础上使用Flex逐步取代JSP,在取代JSP过程中可能存在Flex与JSP并存的情况,所以权限系统需要进行修改。
【SSH2权限系统的实现机制】
权限控制分为页面和后台两块:不同类型用户的帐号分配的访问权限是不同的,用户使
- angular.forEach
boyitech
AngularJSAngularJS APIangular.forEach
angular.forEach 描述: 循环对obj对象的每个元素调用iterator, obj对象可以是一个Object或一个Array. Iterator函数调用方法: iterator(value, key, obj), 其中obj是被迭代对象,key是obj的property key或者是数组的index,value就是相应的值啦. (此函数不能够迭代继承的属性.)
- java-谷歌面试题-给定一个排序数组,如何构造一个二叉排序树
bylijinnan
二叉排序树
import java.util.LinkedList;
public class CreateBSTfromSortedArray {
/**
* 题目:给定一个排序数组,如何构造一个二叉排序树
* 递归
*/
public static void main(String[] args) {
int[] data = { 1, 2, 3, 4,
- action执行2次
Chen.H
JavaScriptjspXHTMLcssWebwork
xwork 写道 <action name="userTypeAction"
class="com.ekangcount.website.system.view.action.UserTypeAction">
<result name="ssss" type="dispatcher">
- [时空与能量]逆转时空需要消耗大量能源
comsci
能源
无论如何,人类始终都想摆脱时间和空间的限制....但是受到质量与能量关系的限制,我们人类在目前和今后很长一段时间内,都无法获得大量廉价的能源来进行时空跨越.....
在进行时空穿梭的实验中,消耗超大规模的能源是必然
- oracle的正则表达式(regular expression)详细介绍
daizj
oracle正则表达式
正则表达式是很多编程语言中都有的。可惜oracle8i、oracle9i中一直迟迟不肯加入,好在oracle10g中终于增加了期盼已久的正则表达式功能。你可以在oracle10g中使用正则表达式肆意地匹配你想匹配的任何字符串了。
正则表达式中常用到的元数据(metacharacter)如下:
^ 匹配字符串的开头位置。
$ 匹配支付传的结尾位置。
*
- 报表工具与报表性能的关系
datamachine
报表工具birt报表性能润乾报表
在选择报表工具时,性能一直是用户关心的指标,但是,报表工具的性能和整个报表系统的性能有多大关系呢?
要回答这个问题,首先要分析一下报表的处理过程包含哪些环节,哪些环节容易出现性能瓶颈,如何优化这些环节。
一、报表处理的一般过程分析
1、用户选择报表输入参数后,报表引擎会根据报表模板和输入参数来解析报表,并将数据计算和读取请求以SQL的方式发送给数据库。
2、
- 初一上学期难记忆单词背诵第一课
dcj3sjt126com
wordenglish
what 什么
your 你
name 名字
my 我的
am 是
one 一
two 二
three 三
four 四
five 五
class 班级,课
six 六
seven 七
eight 八
nince 九
ten 十
zero 零
how 怎样
old 老的
eleven 十一
twelve 十二
thirteen
- 我学过和准备学的各种技术
dcj3sjt126com
技术
语言VB https://msdn.microsoft.com/zh-cn/library/2x7h1hfk.aspxJava http://docs.oracle.com/javase/8/C# https://msdn.microsoft.com/library/vstudioPHP http://php.net/manual/en/Html
- struts2中token防止重复提交表单
蕃薯耀
重复提交表单struts2中token
struts2中token防止重复提交表单
>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>
蕃薯耀 2015年7月12日 11:52:32 星期日
ht
- 线性查找二维数组
hao3100590
二维数组
1.算法描述
有序(行有序,列有序,且每行从左至右递增,列从上至下递增)二维数组查找,要求复杂度O(n)
2.使用到的相关知识:
结构体定义和使用,二维数组传递(http://blog.csdn.net/yzhhmhm/article/details/2045816)
3.使用数组名传递
这个的不便之处很明显,一旦确定就是不能设置列值
//使
- spring security 3中推荐使用BCrypt算法加密密码
jackyrong
Spring Security
spring security 3中推荐使用BCrypt算法加密密码了,以前使用的是md5,
Md5PasswordEncoder 和 ShaPasswordEncoder,现在不推荐了,推荐用bcrpt
Bcrpt中的salt可以是随机的,比如:
int i = 0;
while (i < 10) {
String password = "1234
- 学习编程并不难,做到以下几点即可!
lampcy
javahtml编程语言
不论你是想自己设计游戏,还是开发iPhone或安卓手机上的应用,还是仅仅为了娱乐,学习编程语言都是一条必经之路。编程语言种类繁多,用途各 异,然而一旦掌握其中之一,其他的也就迎刃而解。作为初学者,你可能要先从Java或HTML开始学,一旦掌握了一门编程语言,你就发挥无穷的想象,开发 各种神奇的软件啦。
1、确定目标
学习编程语言既充满乐趣,又充满挑战。有些花费多年时间学习一门编程语言的大学生到
- 架构师之mysql----------------用group+inner join,left join ,right join 查重复数据(替代in)
nannan408
right join
1.前言。
如题。
2.代码
(1)单表查重复数据,根据a分组
SELECT m.a,m.b, INNER JOIN (select a,b,COUNT(*) AS rank FROM test.`A` A GROUP BY a HAVING rank>1 )k ON m.a=k.a
(2)多表查询 ,
使用改为le
- jQuery选择器小结 VS 节点查找(附css的一些东西)
Everyday都不同
jquerycssname选择器追加元素查找节点
最近做前端页面,频繁用到一些jQuery的选择器,所以特意来总结一下:
测试页面:
<html>
<head>
<script src="jquery-1.7.2.min.js"></script>
<script>
/*$(function() {
$(documen
- 关于EXT
tntxia
ext
ExtJS是一个很不错的Ajax框架,可以用来开发带有华丽外观的富客户端应用,使得我们的b/s应用更加具有活力及生命力。ExtJS是一个用 javascript编写,与后台技术无关的前端ajax框架。因此,可以把ExtJS用在.Net、Java、Php等各种开发语言开发的应用中。
ExtJs最开始基于YUI技术,由开发人员Jack
- 一个MIT计算机博士对数学的思考
xjnine
Math
在过去的一年中,我一直在数学的海洋中游荡,research进展不多,对于数学世界的阅历算是有了一些长进。为什么要深入数学的世界?作为计算机的学生,我没有任何企图要成为一个数学家。我学习数学的目的,是要想爬上巨人的肩膀,希望站在更高的高度,能把我自己研究的东西看得更深广一些。说起来,我在刚来这个学校的时候,并没有预料到我将会有一个深入数学的旅程。我的导师最初希望我去做的题目,是对appe