计算机组成原理笔记

硬件结构:运算器,控制器,主存储器,输入/输出设备。
冯洛伊曼计算机体系结构特点

  • 指令=操作码和地址码
  • 主存储器由许多存储单元构成
  • 机器以cpu为中心
  • 有五大硬件结构
  • 采用二进制表示指令和数据
  • 把指令与数据事先存放在存储器中

摩尔定律:芯片晶体管数量每18个月翻一番。
计算机层次系统:微程序设计级-机器语言级-操作系统级-汇编语言级-高级语言级
软件和硬件逻辑等价性:任何操作都可以由二者实现,选谁取决于价格、速度、可靠性、市场周期。
性能指标:CPU时钟周期(主频),响应时间、执行时间、CPI、NIPS
Ambel定律:Fe,时间提升百分比;Se,前后时间比值
Sn=1/((1-Fn)+Fe/Se) Sn是加速比
浮点加速:对阶(小阶对大阶),结果规格化,舍入处理,溢出处理
例题:
这里写图片描述
1、对阶:010<100,x=2,
计算机组成原理笔记_第1张图片
2、位数求和:
这里写图片描述
3、规格化:
左规:1.00010101,阶码为0011
4、舍入处理:
0舍1入法,有11.00010110,取反加1,x+y=2^011*(-0.11010)
5、判溢出:阶码符号为00,不溢出
存储三项基本要求:大容量、高速度、低成本
分类:介质;半导体;磁存储器;激光存储器
多级体系结构:寄存器-cache-主存-磁带
存储性能指标:容量;字数;字节数->存储单元的单数
存储时间:收到读/写命令并完成读/写操作
存储周期:两次访问的最小时间间隔
存储器带宽:单位时间内存取的信息量
SRAM和DRAM都由半导体MOS组成
字长扩展:数据总线扩展,各芯片并行工作,DBUS
字数扩展:地址总线扩展,仅一芯片工作,ABUS
DRAM刷新:DRAM靠电容电荷存储信息,电容容易漏电,需定期补充电荷以保持信息不变;集中式,集中安排所有的刷新周期;分散式,分散安排在存取周期中。
并行存储器:采用双端口存储器,将主存划分为多个模块。
双端口存储器:有两组相互独立的读写控制线路,二者可并行操作,当端口地址相同时冲突。
cache:解决CPU和主存之间速度不匹配的问题,给内存作缓冲,优化读写性能。
影响命中率:程序行为,cache容量,组织容量,组织方式,块大小
全组相联:块冲突率低,命中率高。代价大,速度难以提高
直接映射:一对一,无须查表,成本低。冲突率高,利用率低
组相联映射:组间地址直接映射,组内地址全相联映射。
写回法:cache命中时,只修改cache内容,不立即写入主存,此行被换时才写回主存。
全写法:命中时,cache和内存同时修改
模块功能
IN
ADD-加
STA-存数
AND-与
SUB-减
NOT-反
JMP-转
计算机组成原理笔记_第2张图片
公式集锦
计算机组成原理笔记_第3张图片
tcpu:程序运行消耗cpu时间
CPI:每条指令周期数
MIPS:平均每秒执行多少个百万条定点指令数。
NC:周期数
IN:指令数
T:周期
微程序控制器原理图
计算机组成原理笔记_第4张图片

你可能感兴趣的:(系统)