计算机组成原理5个常用实验报告（仅供参考）
如果想要完整的文档请到这里下载：https://download.csdn.net/download/qq_35207086/10409036
实验一 算术逻辑运算实验
一、实验目的
掌握十六位机字与字节运算的数据传输格式，验证运算功能发生器及进位控制的组合功能。
二、实验原理
实验中所用的运算器数据通路如图所示。ALU运算器由CPLD描述。运算器的输出经过2片74LS245三态门与数据总线相连，2个运算寄存器AX、BX的数据输入端分别由4个74LS574锁存器锁存，锁存器的输入端与数据总线相连，准双向I/O输入输出端口用来给出参与运算的数据，经2片74LS245三态门与数据总线相连。
图2-3-1 运算器数据通路
图中，AXW、BXW在“搭接态”由实验连接对应的二进制开关控制，“1”有效，通过【单拍】按钮产生的负脉冲把总线上的数据打入，实现AXW、BXW写入操作。
三、实验过程及结果分析
示例1 算术运算
1.字算术运算
(1) 字写操作
通过I/O单元“S15~S0”开关向累加器AX和暂存器BX置数，操作步骤如下：
显示结果：寄存器AX=1122，BX=3344
(2) 字读操作
关闭AX、BX写使能，按下流程分别读AX、BX。
显示结果：寄存器AX=1122，BX=3344
(3)字逻辑运算
令M S2 S1 S0（K15 K13~K11=0010），为逻辑与，FUN及总线显示AX逻辑与BX的结果。
结果：AX逻辑与BX的结果为：FAFA。
令M S2 S1 S0（K15 K13~K11=0011），为逻辑或，FUN及总线显示AX逻辑或BX的结果。
结果：AX逻辑与BX的结果为：2244。
2字节算术运算
(1) 偶字节写（置数操作）
通过I/O单元“S15~S0”开关向累加器AL和暂存器BL置数，具体操作步骤如下：
显示结果：寄存器AL=22，BL=44.
(2) 偶字节读操作（运算寄存器AL和BL内容送总线）
关闭AL、BL写使能，令K18=K17=0，按下流程分别读AL、BL。
显示结果：数据总线显示AL=22，BL=44.
(3) 字节减法算术运算（不带进位加）
令M S2 S1 S0（K15 K13~K11=1011），FUN及总线单元显示AL＋BL的结果。
FUN及总线单元显示AL＋BL的结果为：66.
令M S2 S1 S0（K15 K13~K11=1010），FUN及总线单元显示AL－BL的结果。
FUN及总线单元显示AL－BL的结果为：22.
示例2 逻辑运算
1. 字逻辑运算
(1) 字写操作（置数操作）
通过I/O单元“S15~S0”开关向累加器AX和暂存器BX置数，操作步骤如下：
(2) 字读操作（运算寄存器AX和BX内容送总线）
关闭AX、BX写使能，令K18=K17=“0”，按下流程分别读AX、BX。
(3) 字逻辑运算
令M S2 S1 S0（K15 K13~K11=0010），为逻辑与，FUN及总线显示AX逻辑与BX的结果。
令M S2 S1 S0（K15 K13~K11=0011），为逻辑或，FUN及总线显示AX逻辑或BX的结果。
2. 字节逻辑运算
(1) 偶字节写操作（置数操作）
通过I/O单元“S15~S0”开关向累加器AL和暂存器BL置数，具体操作步骤如下：
(2) 偶字节读操作（运算寄存器AL和BL内容送数据总线）
关闭AL、BL写使能，令K18=K17=0，按下流程分别读AL、BL。
① 若运算控制位设为（M S2 S1S0=0000）则FUN=AL，即AL内容送到数据总线。
② 若运算控制位设为（M S2 S1S0=0111）则FUN=BL，即BL内容送到数据总线。
(3) 偶字节逻辑运算
令M S2 S1 S0（K15 K13~K11=0010），为逻辑与，FUN及总线显示AL逻辑与BL的结果。
令M S2 S1 S0（K15 K13~K11=0011），为逻辑或，FUN及总线显示AL逻辑或BL的结果。
(4) 奇字节写操作（置数操作）
通过I/O单元“S15~S0”开关向累加器AH和暂存器BH置数，具体操作步骤如下：
(5) 奇字节读操作（运算寄存器AH和BH内容送数据总线）
关闭AH、BH写使能，令K18=K17=1，按下流程分别读AH、BH。
① 若运算控制位设为（M S2 S1S0=0000）则FUN=AH，即AH内容送到数据总线。
② 若运算控制位设为（M S2 S1S0=0111）则FUN=BH，即BH内容送到数据总线。
示例3 移位运算
1，字移位运算
(1) 向AX寄存器置数
拨动“I/O输入输出单元”开关向移位源寄存器AX置数，具体操作步骤如下：
(2) AX寄存器移位
2. 字节移位运算
(1) AL寄存器置数
拨动“I/O输入输出单元”开关向移位源寄存器AL置数，具体操作步骤如下：
(2) AL寄存器移位
令M=1 S1=0参照表2.3.2改变S2、S0的状态，再按动【单拍】按钮，观察AL移位变化。
(3) AH寄存器置数
拨动“I/O输入输出单元”开关向移位源寄存器AH置数，具体操作步骤如下：
(4) AH寄存器移位
四、实验总结
算术逻辑运算实验要求完成算术、逻辑、移位运算实验，熟悉ALU运算控制位的运用，算术运算主要包括字算术运算以及字节算术运算，逻辑运算包括字节逻辑运算和字逻辑运算，同理，移位运算包括字移位运算和字节移位运算。此次试验主要是为了熟练掌握各种算术逻辑运算方法以及他们各自所包含的的具体的操作方式。
实验二存储器实验
一、实验目的
熟悉和了解存储器组织与总线组成的数据通路。
二、实验原理
存储器是计算机的存储部件，用于存放程序和数据。存储器是计算机信息存储的核心，是计算机必不可少的部件之一，计算机就是按存放在存储器中的程序自动有序不间断地进行工作。
本系统从提高存储器存储信息效率的角度设计数据通路，按现代计算机中最为典型的分段存储理念把存储器组织划分为程序段、数据段等，由此派生了数据总线（DBUS）、指令总线（IBUS）、微总线（mBUS）等与现代计算机设计规范相吻合的实验环境。
实验所用的存储器电路原理如图2-3-10所示，该存储器组织由二片6116构成具有奇偶概念的十六位信息存储体系，该存储体系AddBus由PC指针和AR指针分时提供，E/M控位为“0”时选通PC，反之选通AR。该存储体系可随机定义总线宽度，动态变更总线结构，把我们的教学实验提高到能与现代计算机设计规范相匹配与接轨的层面。
图2-3-10 存储器数据通路
三、实验过程及结果分析
1. 存储器数据段读写操作
(1) 数据段写操作（字）
在进行数据存储器字操作时，地址线A0必须为0（偶地址）。向数据段的0000~0005h存储单元写入11 22 33 44 55 66一串数据，以0000h地址单元写入数据1122h为例表述操作流程。
按照上述操作流程完成0002~0005h单元分别写入33 44 55 66的操作。
(2) 数据段读操作（字）
依次读出数据段0~0005h单元的内容，这里以0000h地址单元读出为例阐述操作流程。
执行上述流程总线单元应显示1122h，若正确可按上述流程读出0002~0005h单元的内容。
2. 存储器程序段读写操作
(1) 程序段字节写操作
① 计算机规范的取指操作均以字节为单位。所以本实验以字节操作方式展开。程序段写入必须从定义地址入手，然后再进入程序存储器的写入。
② PC指针是带预置加法计数器，因此在输入起始地址后一旦后续地址为PC+1的话就不需重装PC，用PC+1指令完成下续地址的读写操作。
③ PC地址装载写入与PC+1写入流程
按照上述PC装载写入与PC+1写入的流程分别对0000~0003h写入12 34 56 78。
(2) 程序段字节读操作
PC地址装载读出及PC+1读出流程
四、实验总结
存储器是计算机的存储部件，用于存放程序和数据。存储器是计算机信息存储的核心，是计算机必不可少的部件之一，计算机就是按存放在存储器中的程序自动有序不间断地进行工作。此次实验主要是为了掌握存储部件在原理计算机中的运用。
实验三总线控制实验
一、实验目的
1. 熟悉和了解地址总线的组成结构、地址来源及集合原理。
2. 掌握程序段与数据段的寻址规则及地址部件的运用技巧。
二、实验原理
地址总线的作用是传递地址信息，输出当前数据总线上发送信息的源地址或接收信息的目的地址。如下图所示本系统设有内存与外设两条地址总线，通过PC计数器提供内存（程序存储器）地址，并由地址寄存器AR传递内存（数据存储器）地址与外设地址。另外堆栈寄存器SP亦可视为地址寄存器，它的堆顶指向数据与程序指针存取地址。
图2-3-6 地址总线组成通路
1. 11位程序地址
如图2-3-6所示，本系统从提高信息存取效率的角度设计主内存地址通路，按现代计算机体系结构中最为典型的分段存取理念合成主存及外设地址总线addr，在指令操作“时段”（取操作码与取操作数），以当前程序指针PC为址，遇主存数据传递“时段”以当前数据指针AR为址。addr地址的合成通路见图2-3-6。其寻址范围为0~7FFh。
2. 16位数据地址
如图2-3-6所示，本系统数据指针由地址锁存器AR直接提供，当LDAR=1时，在DRCK下降沿把数据总线打入AR。其寻址范围为0~FFFFh，可达64KB。
三、实验过程及结果分析
1. 程序计数器实验
表2.3.7 PC程序计数器目标编码 |
|||
目标部件定义 |
按钮 |
功能说明 |
|
E/M |
IP |
DRCK |
DRCK下降沿打入 |
0 |
0 |
X |
PC保持 |
0 |
1 |
↓ |
PC加1 |
1 |
1 |
↓ |
PC装载 |
说明：“↓”表示下降沿有效 |
|||
图2-3-7所示的PC框由3片161构成按字方式寻址的11位PC计数器，计数器的输入端与总线相连构成置数通路，计数器的输出端途经三态门缓冲分离为两条通路，其一与总线相连构成可读通路，其二与地址寄存器（数据）集合组成主存EM地址总线。它的清零端由中央外理器单元直控，上电时PC计数器自动淸零，实验中按复位钮亦可实现计数器的手动淸零。
手控状态，本实验由表2.6.1定义的目的编码控制PC计数器的预置与加1操作，并以准双向I/O部件的S10~S0为计数器预置源。当IP=1时按单拍按钮，遇E/M=1在脉冲下降沿把S10~S0的内容装入PC计数器；遇E/M=0在脉冲下降沿PC计数器加1。
PC计数器的读出操作由表2.3.7所列的源编码表定义。
1）实验连线
连线 |
信号孔 |
接入孔 |
作用 |
有效电平 |
1 |
DRCK |
CLOCK |
单元手动实验状态的时钟来源 |
下降沿打入 |
2 |
W |
K6(M6) |
总线字长：1=16位字操作，0=8位字节操作 |
|
3 |
XP |
K7(M7) |
源奇偶位：1=偶寻址，0=奇寻址 |
|
4 |
OP |
K16(M16) |
目的奇偶位：1=偶寻址，0=奇寻址 |
|
5 |
X2 |
K10(M10) |
源部件定义译码端X2 |
三八译码 八中选一 |
6 |
X1 |
K9(M9) |
源部件定义译码端X1 |
|
7 |
X0 |
K8(M8) |
源部件定义译码端X0 |
|
8 |
LDPC |
K22(M22) |
PC程序计数器刷新位 |
高电平有效 |
9 |
E/M |
K23(M23) |
当IP有效时，E/M：1=PC装载，0=PC加1 |
|
10 |
SPW |
K20(M20) |
SP堆栈指针写使能 |
高电平有效 |
11 |
LDAR |
K19(M19) |
AR地址寄存器写使能 |
高电平有效 |
2）程序计数器PC的写入、读出与加1
(1) PC程序计数器的写入
通过“I/O单元”开关向程序计数器PC置数，操作步骤如下：
(2) PC程序计数器的读出
在PC置数操作完成后，按上流程中后两步的要求，关闭PC写使能（K23、K22=00），打开PC输出三态门（K10~K6=11111），数据总线单元应显示的PC指针为0100h。
(3) PC程序计数器加1
在保持PC置数与读出流程的状态下，令K22=1，按【单拍】按钮，在DRCK节拍的下降沿PC计数器加1并送数据总线，PC程序计数器和数据总线单元的显示器应显示0101h。继续按【单拍】按钮，观察PC与数据总线的内容。
2、地址寄存器实验
图2-3-7所示的AR框由2片74LS574锁存器构成按字方式寻址的16位数据指针，锁存器的输入端与总线相连构成置数通路，锁存器的输出端途经三态门缓冲分离与PC计数器集合组成主存地址总线。它的清零端由中央外理器单元直控,上电时锁存器自动淸零，手动实验中按【返回】键亦可实现锁存器的手动淸零。按通用计算机设计规范的要求，把数据指针AR定义为字写入寄存器，运用中局限于字写，字节写会引发数据指针的错误侵入，因此在数据指针AR的操作过程中并非不支持而是不允字节写。
地址寄存器AR打入
在手控/搭接态，数据指针AR由W、LDAR及DRCK（CP脉冲）三信号组合控制地址的置数操作。本实验以总线上准双向I/O部件的S15~S0为置数源。当W=1、LDAR=1时按【单拍】钮，在脉冲下降沿把S15~S0的内容装入地址锁存器AR。操作步骤如下：
3、堆栈寄存器实验
图2-3-7所示的SP框由2片74LS574锁存器构成16位堆栈指针，锁存器的输入端与总线相连构成存数通路，锁存器的输出端途经三态门隔离与总线相连构成取数通路。它按先进后出的原则存放需要保留的数据信息与地址信息，在调用中断等突发事件处理中SP指针以间址方式把当前程序指针存入SP-2单元，遇返回指令SP又把栈项所指单元的内容装入程序计数器，然后SP+2退至原始位置。
在手控/搭接态,堆栈指针SP由W、SPW及DRCK（CP脉冲）三信号组合控制栈指针的置数操作。本实验以总线上准双向I/O部件的S15~S0为置数源。当W=1、SPW=1时按单柏钮，在脉冲下降沿把S15~S0的内容装入SP。
堆栈指针SP的读出操作由P8页表2.2所列的源编码表定义。
1）堆栈指针SP打入
拨动“I/O输入输出单元”开关向堆栈指针SP置数，具体操作步骤如下：
2）堆栈指针SP读出
关闭SP写使能，令SPW=1 按下流程完成SP送总线。
四、实验总结
地址总线的作用是传递地址信息，输出当前数据总线上发送信息的源地址或接收信息的目的地址。此次实验是为了熟悉和了解地址总线的组成结构、地址来源及集合原理。掌握程序段与数据段的寻址规则及地址部件的运用技巧。通过地址形成部件实验，建立“段”概念，学会“段”运用。
实验四数据总线实验一
一、实验目的
1、熟悉和了解总线的数据通路、双向互递原理及寻址方式与运用规则。
2、掌握八位数据总线的操作，理解“字节”的定义。
二、 实验原理
系统数据总线作为计算机传递信息的通道是连接各个功能部件的纽带，在计算机中起着至关重要的作用。模型机的工作过程就是计算机各个功能部件之间的信息，通过数据总线不断有序流动的过程。
图2-3-6 地址总线组成通路
三、实验过程及结果分析
1、字与字节体系
本系统总线宽度为十六位，设有字长控位“W”，当W=1，由源寻址的奇偶性决定当前总线宽度，遇源址为偶时其字长宽度为十六位；当源址为奇或W=0时，字长宽度为八位，形成图2-3-9所示的奇（八位）与偶（八位）互通的字节总线。
1. 源奇偶的运用
图2-3-9所示，我们按原理计算机的设计规范，以字节为基准把十六位数据总线划分奇与偶俩路八位总线，其中“D15~D8”称为“奇总线”，“D7~D0”称为“偶总线”；在字节传递中由于总线的互通，形成“奇送偶”或“偶送奇”的八位字节总线，其使能端定义为低电平选通，逻辑表达式为：
G（偶字节）= !W（字长）# XP（源奇偶）
G（奇字节）= !XP（源奇偶）
从上俩式可知，图2-3-9所示的奇偶总线由字长“W”和源奇偶“XP”动态呈现以下三状态：
⑴ 在W=1时遇XP=1，由于G（偶字节）与G（奇字节）处隔离态“1”，形成“D15~D0”十六位字总线源。
⑵ 在W=0时遇XP=1，由于G（偶字节）为“0”，G（奇字节）“1”，形成“偶送奇‘的八位字节总线源。
⑶ 在XP=0时，由于G（奇字节）为“0”，G（偶字节）为“1”，无条件形成“奇送偶”的八位字节总线源。
2. 目的奇偶的运用
在目的寻址中亦由字长控位“W”与目的地址的奇偶性动态定义当前目的字长。在W=0又遇目的址为偶时，其目的传递为字操作，否则均为字节传递，其逻辑表达式为：
!O（偶字节）= !OP（目的奇偶）
!O（奇字节）= !W（字长）# OP（目的奇偶）
上述俩式表明，由字长“W”和目的址奇偶“OP”动态产生以下三种目的寻址操作
⑴ 在W=1时遇OP=1，由于O（偶字节）与O（奇字节）均为“0”，执行以当前目的偶址为目标的字传递。
⑵ 在W=0时遇OP=1，由于O（偶字节）=“0”、O（奇字节）=“1”,执行以当前目的偶址为目标的字节传递。
⑶ 在OP=0时，由于O（奇字节）=“0”、O（偶字节）=“1”，无条件执行以当前目的奇址为目标的字节传递。
⑷
八位总线传递规则
3. 数据传递规则
系统在十六位原理计算机的字操作中动态地融入了字节操作的过程，其源奇偶映射总线宽度，而目的奇偶则制约传递长度。系统在十六位原理计算机的字节操作中运用总线互联机制，以源址的奇偶性形成“奇递偶”或“偶递奇”两者互通的八位字节总线。
说明：上表中“XP”与“OP”仅为原理计算机特定的专用寄存器奇偶标志，适用于AX、BX、SP及I/O的寻址场合；在存储器寻址中应以地址线“A0”为奇偶；在通用寄存器寻址中应从指令格式中所定义的“源与目的”字段动态索取奇偶标志。
四、实验总结
通过总线的数据传递实验，建立“奇偶”概念，领会字寻址中对字节操作的动态定义。了解总线的数据通路，双向互递原理及寻址方式与运用规则，掌握八位数据总线操作，理解“字节”的定义。
实验五 数据总线实验二
一、实验目的
掌握十六位数据总线中“字”与“字节”操作方法及源与目的奇偶效应。
二、实验原理
系统数据总线作为计算机传递信息的通道是连接各个功能部件的纽带，在计算机中起着至关重要的作用。模型机的工作过程就是计算机各个功能部件之间的信息，通过数据总线不断有序流动的过程。
图2-3-8 系统体系结构图
1.字与字节体系
本系统总线宽度为十六位，设有字长控位“W”，当W=1，由源寻址的奇偶性决定当前总线宽度，遇源址为偶时其字长宽度为十六位；当源址为奇或W=0时，字长宽度为八位，形成图2-3-9所示的奇（八位）与偶（八位）互通的字节总线。
图2-3-9 奇偶互通字节总线体系结构图
2.源奇偶的运用
图2-3-9所示，我们按原理计算机的设计规范，以字节为基准把十六位数据总线划分奇与偶俩路八位总线，其中“D15~D8”称为“奇总线”，“D7~D0”称为“偶总线”；在字节传递中由于总线的互通，形成“奇送偶”或“偶送奇”的八位字节总线，其使能端定义为低电平选通，逻辑表达式为：
G（偶字节）= !W（字长）# XP（源奇偶）
G（奇字节）= !XP（源奇偶）
从上俩式可知，图2-3-9所示的奇偶总线由字长“W”和源奇偶“XP”动态呈现以下三状态：
⑴在W=1时遇XP=1，由于G（偶字节）与G（奇字节）处隔离态“1”，形成“D15~D0”十六位字总线源。
⑵在W=0时遇XP=1，由于G（偶字节）为“0”，G（奇字节）“1”，形成“偶送奇‘的八位字节总线源。
⑶在XP=0时，由于G（奇字节）为“0”，G（偶字节）为“1”，无条件形成“奇送偶”的八位字节总线源。
3.目的奇偶的运用
在目的寻址中亦由字长控位“W”与目的地址的奇偶性动态定义当前目的字长。在W=0又遇目的址为偶时，其目的传递为字操作，否则均为字节传递，其逻辑表达式为：
!O（偶字节）= !OP（目的奇偶）
!O（奇字节）= !W（字长）# OP（目的奇偶）
上述俩式表明，由字长“W”和目的址奇偶“OP”动态产生以下三种目的寻址操作
⑴在W=1时遇OP=1，由于O（偶字节）与O（奇字节）均为“0”，执行以当前目的偶址为目标的字传递。
⑵在W=0时遇OP=1，由于O（偶字节）=“0”、O（奇字节）=“1”,执行以当前目的偶址为目标的字节传递。
⑶在OP=0时，由于O（奇字节）=“0”、O（偶字节）=“1”，无条件执行以当前目的奇址为目标的字节传递。
4.数据传递规则
系统在十六位原理计算机的字操作中动态地融入了字节操作的过程，其源奇偶映射总线宽度，而目的奇偶则制约传递长度。系统在十六位原理计算机的字节操作中运用总线互联机制，以源址的奇偶性形成“奇递偶”或“偶递奇”两者互通的八位字节总线。
表2.3.7 十六位总线传递规则
总线规则 功能说明
W XP OP
1 1 1 字传递（十六位传递）
0 1 1 偶送偶（低位送低位）
0 1 0 偶送奇（低位送高位）
X 0 1 奇送偶（高位送低位）
X 0 0 奇送奇（高位送高位）
说明：上表中“XP”与“OP”仅为原理计算机特定的专用寄存器奇偶标志，适用于AX、BX、SP及I/O的寻址场合；在存储器寻址中应以地址线“A0”为奇偶；在通用寄存器寻址中应从指令格式中所定义的“源与目的”字段动态索取奇偶标志。
三、实验过程及结果分析
1）实验连线
连线 信号孔 接入孔 作用 有效电平
1 DRCK CLOCK 单元手动实验状态的时钟来源 下降沿打入
2 W K6(M6) 总线字长：1=16位字操作，0=8位字节操作
3 XP K7(M7) 源部件奇偶标志：1=偶寻址，0=奇寻址
4 X2 K10(M10) 源部件定义译码端X2 三八译码
八中选一
5 X1 K9(M9) 源部件定义译码端X1
6 X0 K8(M8) 源部件定义译码端X0
7 OP K16(M16) 目标部件奇偶标志：1=偶寻址，0=奇寻址
8 AXW K17(M17) AX运算寄存器写使能，本例定义到M17位 高电平有效
1.十六位数据传送（字传递）
设置数据来源为I/O单元（X2 X1 X0=011），总线规则设为字传递（W XPOP=111），打开AX写使能（AXW(M17)=1），拨动“I/O输入输出单元”十六位数据开关，按【单拍】按钮，将I/O单元内容通过数据总线传递到AX寄存器，操作步骤如下：
2.低位到低位（偶送偶）
设置数据来源为I/O单元（X2 X1 X0=011），总线规则设为偶送偶（W XPOP=011），打开AX写使能（AXW(M17)=1），拨动“I/O输入输出单元”十六位数据开关，按【单拍】按钮，将I/O偶单元内容通过数据总线传递到AL寄存器，操作步骤如下：
3.十六位数据传送（字传递）
设置数据来源为I/O单元（X2 X1 X0=011），总线规则设为字传递（W XPOP=111），打开AX写使能（AXW(M17)=1），拨动“I/O输入输出单元”十六位数据开关，按【单拍】按钮，将I/O单元内容通过数据总线传递到AX寄存器，操作步骤如下：
4.低位到低位（偶送偶）
设置数据来源为I/O单元（X2 X1 X0=011），总线规则设为偶送偶（W XPOP=011），打开AX写使能（AXW(M17)=1），拨动“I/O输入输出单元”十六位数据开关，按【单拍】按钮，将I/O偶单元内容通过数据总线传递到AL寄存器，操作步骤如下：
5.高位到低位（奇送偶）
设置数据来源为I/O单元（X2 X1 X0=011），总线规则设为奇送偶（W XPOP=X01），打开AX写使能（AXW(M17)=1），拨动“I/O输入输出单元”十六位数据开关，按【单拍】按钮，将I/O奇单元内容通过数据总线传递到AL寄存器，操作步骤如下：
6.高位到高位（奇送奇）
设置数据来源为I/O单元（X2 X1 X0=011），总线规则设为奇送奇（W XPOP=X00），打开AX写使能（AXW(M17)=1），拨动“I/O输入输出单元”十六位数据开关，按【单拍】按钮，将I/O奇单元内容通过数据总线传递到AH寄存器，操作步骤如下：
四、实验总结
通过总线的数据传递实验，建立“奇偶”概念，领会字寻址中对字节操作的动态定义。
如果想要完整的文档请到这里下载：https://download.csdn.net/download/qq_35207086/10409036