[note] 微电子学概论（二） PN结 & MOS和MOSFET

PN结相关概念

结构相关

多子和少子

• 多数载流子：在半导体中占大多数的载流子。
• 少数载流子：在半导体中占少数的载流子。

P型半导体和N型半导体

常温下硅原子外侧的四个电子都形成共价键，所以并不能参与导电。导电性能主要由杂质决定。
在硅中掺入V族杂质后，由于它们外层为5个价电子，所以多余的一个就成为可移动的自由电子。这样的V族杂质原子可以向半导体硅提供自由电子而本身成为带正电的离子，所以又称为施主杂质（donor），其中的自由电子浓度表示为$N_D$
对应地，掺入III族元素，由于它们外层为3个价电子，就会接受一个电子以形成相对稳定的原子结构（这是由全满、半满的稳定性决定的），对外表现出提供了一个空穴。这种接受电子的杂质称为受主杂质（acceptor），其中空穴浓度称为$N_A$。

掺入施主杂质的半导体中，自由电子相对空穴为多数，对外的导电性由电子保证，电子带负电（Negative），所以称为N型半导体。对应的掺入受主杂质的半导体称为P型半导体。

	P型杂质	N型杂质
多子	空穴	电子
少子	电子	空穴
别名	受主杂质	施主杂质

PN结分区

N区：连接后依然葆有N型半导体特征的区域（即多子未被消耗）
P区：连接后依然葆有P型半导体特征的区域（即多子未被消耗）

PN结、空间耗尽区、空间电荷区：都是中间那个内外电场平衡的区域。

机理相关

杂质能级

引入的杂质原子可提供并不难以激发的载流子。所以如果将杂质能级武断地归入导带或者价带都是不合适的。

杂质原子与硅原子之间的耦合作用可以在禁带中引入靠近导带或者价带的杂质能级，分别称为施主能级和受主能级。

施主能级容易给出电子，所以靠导带底近。受主能级容易给出空穴所以靠价带顶近。

杂质能级是用来解释掺杂半导体比本征半导体提供载流子的能力能阈更低的一个思路。

Fermi能级

Fermi能级是统计力学概念，是Fermi-Dirac方程的计算结果。物理意义是温度为绝对零度时固体能带中充满电子的最高能级。
在这里我们只需要知道掺杂半导体和本征半导体的Fermi能级不同即可。关于高低的差异，我们可以利用这个比喻来说明：

设想你有一麻袋苹果（电子），你面前有一个长长的阶梯（能带），你从最下面一级台阶（能级）起往上走，每到一级台阶（能级），就在这一级台阶上面放两个苹果（电子），一直继续下去，到放完为止。此时你站立的台阶，就是费米能级。

N型半导体的杂质能级相当于让你放苹果的起点变高，所以Fermi能级变高。P型半导体的杂质会“吸收”掉一部分电子，浪费了一部分苹果，所以最后的Fermi能级降低。

势垒

相当于化学热力学中的能垒。在PN结中，对应交界处的一块能量突变的空间区域。垒的高度是能量维度在空间上展开的结果，要克服直观上物质结构畸变的想法。

载流子的两种运动

扩散运动和漂移运动对应多子运动和少子运动。

扩散：正类似化学中扩散，是高浓度向低浓度的运动。这里的扩散是从其作为多子的区域向作为少子区域移动的过程。如电子从N区移动到P区。
漂移：形成内建电场后对少子的吸引作用，引发少子的重新排布，这个运动过程叫做漂移。

PN结形成过程

接触前

N、P型半导体分别表现本有特征，其中N型中多电子Electron，P型中多空穴Hole

能级图

其中虚线为两种半导体的Fermi能级。

耦合

受到热力学定律的支配，二者的多子必然会趋向于对向运动。在能级图中我们也可以通过Fermi能级，看出两种半导体能量的差异。这种差异将趋势能量的重新排布，从微观上解释了耦合过程中的载流子运动。

再分布

N区离开了一部分电子，呈正电性，P区对应呈负电。形成内建电场，这个电场的电势可以平衡多子的渗透势所以最终达到稳定。

不同于磁场的同化，电场伴随着奇特的异化（这在极化电场中时常可以看到），这个内建电场也不例外，引发少子漂移运动（空穴到N区，电子到P区）。进一步的稳态形成之后，就达成了一个稳定的无载流子区（这个并不是严格无，在后面将说到），即是PN结。

内建电场也可以从Fermi能级来理解。Fermi能级的高度差在前文已经介绍过，它们在耦合过程中趋同（费米能级是由热力学特征决定的，两个半导体相互接触并且达到热平衡，它们的费米能级就相等。）
本来应该平直的禁带就发生了扭曲。这个扭曲的高程就叫做势垒，本质是内建电场（对于电子）的电势。

几个小补充

耗尽近似和中性近似

假设空间电荷区内的载流子完全扩散掉，即完全耗尽，空间电荷完全由电离杂质提供。在这个意义上，空间电荷区称为耗尽区。这个近似过程叫做耗尽近似。
由P区变为耗尽区的空间称为P（区）耗尽区。P耗尽区中的空间电荷浓度为$-q{N}_A$，N区耗尽区中的空间电荷浓度为$q{N}_D$

假设耗尽区之外的多子浓度等于电离杂质浓度，保持中性，这部分趋于可以称为中性区。这种近似称为中性近似。

由于这个中性近似，耗尽区两个分区中的电荷分别相等。
故而有$$q{N}_D{x}_n=q{N}_A{x}_p$$

通过这样的近似，我们建立了耗尽区宽度$x$和掺杂浓度$N$的关系

内建电场的电学描述

此处并不涉及热力学问题。

利用Poisson方程
$$\frac{\mathrm{d}E(x)}{\mathrm{d}x}=\{\begin{array}{l}-q{N}_A/{\epsilon }_r{\epsilon }_0\\ q{N}_D/{\epsilon }_r{\epsilon }_0\end{array}$$
积分得到电场强度，再积分得到电压$V_{bi}$，PN结势垒高度为$q{V}_{bi}$

MOS

PN结是半导体-半导体接触，MOS是金属-氧化物-半导体

首先通过几个例子了解能级变化分析的一般方法。

肖特基势垒

功函数${\varphi }_M$＝$E_{vac}$－$E_{fermi}$：电子脱离束缚逸出体外所需要的最低能量。其中大小关系为什么是那样的啊（ =___= ）别纠结了，我们只是概论。

在Fermi能级趋同时，其他能级发生扭曲。形成肖特基势垒。

肖特基接触和欧姆接触

肖特基接触：整流接触，呈单向导电性

欧姆接触：无单向导电性，用于电极引出。

（由于高掺杂下的强烈的隧穿效应，我们得到了高导通、无截止的伏安特性曲线。）

做能级扭曲的两个要点：

• 接触面上，除Fermi能级外，其他高程差不发生变化，所以有：${\varphi }_B={\varphi }_M-\chi$
• 费米能级要趋同。

在了解了这个基本思路之后，可以看看MOS结构的一组能带和电容分析，虽然暂时看来用处并不大（=___=），但写得挺好。记下来……

MOSFET

MOSFET基本分类

MOSFET结构

核心区相当于是一个背靠背的PN结。（增强型MOSFET）中部有一个较高的P能垒，类似NPN。通过栅压调整，我们可以改变这个这个能垒高度；当其称为NNN型时，导通是很自然的事情。凭借这样的设计，我们可以很便利的实现小电压控制大电压的操作。

MOSFET基本原理

几个基本假设

• （绝缘假设）假设在氧化层中或氧化层–半导体界面没有电荷中心，氧化层是一个完美绝缘体
• （等势假设）栅电极与半导体衬底没有功函数差，栅电极足够厚，可以看作是一个等势区

这也正是1947年锗尝试失败的原因：很难形成比较理想的氧化物层。

半导体表面态

积累：半导体表面增加的载流子极性和初始载流子极性一致。
平带：考虑绝缘假设，不加外电场时系统中能带处处水平，无电荷积累
耗尽：正栅压与内建电场同向，进一步可以抵消更多的多数载流子的扩散效应，从而使得耗尽区宽度增大。
弱反型：

• 半导体表面的增量载流子极性与初始载流子极性相反，并且密度超过初始载流子密度。
• 耗尽区进一步加宽。
• 通常的反型更多指强反型。

强反型：

• 栅压增大到阈值电压；
• 吸引到表面的电子浓度迅速增加；
• 表面电子屏蔽外电场，使得耗尽区不再加宽
• 表面电子电荷等于内部空穴电荷

MOSFET输出特性

$V_{GS}$控制 压控电流源 模型下的电流大小。

• 截止区：当控制电压$V_g$小于某个阈值电压$V_{th}$时，源和漏之间只有耗尽区电荷存在，为高阻区，不存在电流。
• 线性区：栅电压($V_g$)大于某个阈值电压($V_{th}$)时，半导体表面形成反型电子的通道，称为沟道(channel)。这个沟道是平的，区别于加$V_{DS}$之后的楔形。

  沟道电阻和载流子数目反比，当栅电压越大，通过栅电容控制的沟道电荷就越多，沟道电阻越小，源漏电流同时随栅电压和源漏电压线性增加。这就形成了图中一系列的形似的曲线。

• 饱和区：当源漏驱动电压$V_{ds}$足够大，漏和沟道之间的电场降低，低于阈值，附近的沟道夹断；热载流子的漂移速度会保持恒定。因此沟道电流不再随源漏电压增加。

如图黄色区域，沟道由于强场，$V_{GD}=V_{GS}-V_{DS}<V_T$而夹断。

• 击穿区：皮的就不谈了。无非齐纳、雪崩。