vivado使用教程（三）DRC校验和SSN

DRC（design rule check）

选中report drc，会显示需要检查的内容，并且选择不同的检查类型，包括布局布线、bit流等等。

阻止将高速收发器GTs的管脚赋值给噪声敏感的管脚；
避免I/O标准违反设计规则；
确保I/O标准不会用于不支持它们的I/O Bank；
确保Bank没有不兼容的Vcc端口赋值；
确保需要Vref端口的Bank有可自由使用的Vref管脚；
确保全局时钟和局部时钟有合适的赋值；
确保差分I/O端口设置在合适的管脚上；
确保输出管脚不会布局在仅支持输入的管脚上/
交互式的drc，基本上会对以上错误进行检查。根据错误类型，可以有效判断设计内容。

 

SSN（simultaneously switching noise）

 

分析可以估计I/O Bank中管脚在同时转换输出状态时对其他输出端口造成的告饶。因为大量的高尾款有数据变化时九会对其他i/o产生噪声，这也是为什么采用格雷码的原因。多个bank中的电气标准不同，通过SSN分析可以知道各个管教的内容如果有失败，基本可以尝试降低ssn分析，或者电气标准。以及更换bank等等。