- quartus频率计 时钟设置_FPGA021 基于QuartusⅡ数字频率计的设计与仿真
weixin_39876739
quartus频率计时钟设置
摘要随着科技电子领域的发展,可编程逻辑器件,例如CPLD和FPGA的在设计中得到了广泛的应用和普及,FPGA/CPLD的发展使数字设计更加的灵活。这些芯片可以通过软件编程的方式对内部结构进行重构,使它达到相应的功能。这种设计思想改变了传统的数字系统设计理念,促进了EDA技术的迅速发展。数字频率计是一种基本的测量仪器。它被广泛应用与航天、电子、测控等领域。采用等精度频率测量方法具有测量精度保持恒定,
- quartus pin 分配(三)
落雨无风
IC设计fpgafpga开发
quartuspin分配如有需要,可查看quartusUI界面sdc配置(二)上次文章中,说了自己写sdc需要配置的分类点,这次将介绍管脚分配。已打开Quartus软件,导入设计,写好约束下一步,在Quartus软件的菜单栏打开Assignments中的二级菜单PinPlanner打开改界面即可看到选中的fpga型号,管脚图,封装类型等信息。在打开的界面中,大致可分为上下两个部分。上半部分,可分为
- Quartus II SDC文件建立流程
cattao1989
verilog
QuartusIISDC文件编写教程第一步:打开TimeQuestTimingAnalyzer,也可以点击图中1所示图标。第二步:点击Netlist,点击CreateTimingNetlist第三步:按照下图所示选择。
- Quartus sdc UI界面设置(二)
落雨无风
IC设计fpgafpga开发
Quartussdc设置根据一配置quartus综合简单流程(一)上次文章中,说了自己写sdc需要配置的分类点,这次将说明在UI界面配置sdc。1.在Quartus软件中,导入verilog设计之后,打开Tools/TimeQuestTimingAnalyzer界面大致分为上下两部分,上半部分左侧显示Report、Tasks,右侧显示欢迎界面;下半部分显示Console和History,此处缺图,
- 连续发送多个数据(uart串口RS232协议/verilog详细代码+仿真)
勇敢牛牛(FPGA学习版)
fpga开发嵌入式硬件matlab智能硬件
写在前言以下内容详细源文件,已经上传个人主页资源,需要自取~目录写在前言需求分析UART简介整体架构流程小结需求分析使用串口(rs232协议)间隔1s连续发送16byte的数据。由于每次发送的数据只有8bit,16byte=128bit,所以要发送16帧。UART简介这里实验所使用的参数有:rs232通信协议+9600bps+quartus18.0+modelsim2020异步通信:UART是一种
- Quartus网盘资源下载与安装 附图文安装教程
学习天使Alice
fpga开发学习
如大家所了解的,Quartus是一种FPGA设计软件(相信理工科的小伙伴,很多都接触或学习过FPGA),旨在为数字电路设计师提供一个高效、便捷的开发环境。它可以帮助用户完成数字逻辑电路的设计、仿真、综合和布局,以及与外围设备进行通信和控制。Quartus支持多种编程语言,包括VHDL、Verilog等,并具有丰富的功能和工具库,可满足不同级别、不同规模的数字电路设计需求。收藏的Quartus安装包
- #FPGA(基础知识)
GrassFishStudio
fpga开发
1.IDE:QuartusII2.设备:CycloneIIEP2C8Q208C8N3.实验:正点原子-verilog基础知识4.时序图:5.步骤6.代码:
- 【INTEL(ALTERA)】为什么 PCI Express 的 P-tile Avalon Streaming FPGA IP 显示 RDC-50002 警告?
神仙约架
INTEL(ALTERA)FPGAfpga开发P-tileRDC-50002PCIE
说明由于英特尔®Quartus®PrimeProEdition软件版本21.4及更高版本存在一个问题,您可能会看到PCIExpress*的P-tileAvalon®流式传输英特尔®FPGAIP违反以下设计助手规则RDC-50002-一个公共复位域中多个异步复位同步器的重新收敛解决方法可以安全地忽略此违规行为。要免除警告,请从P-tileAvalon®Streaming英特尔®FPGAIPforPC
- 【INTEL(ALTERA)】为什么 Nios V/m EMIF 数据移动器设计示例的 JTAG 终端中的内存测试失败?
神仙约架
INTEL(ALTERA)FPGAfpga开发Niosniosv
说明由于英特尔®Quartus®Prime专业版软件22.3版存在一个问题,当为IntelAgilex®7-Nios®V/mEMIF数据移动器设计示例(预安装设计,随英特尔®Quartus®Prime专业版软件一起提供)的内存位置时,您可能会在JTAG终端中看到间歇性内存读取数据不匹配。这将导致随机内存位置的内存测试失败。解决方法要在英特尔®Quartus®PrimeProEdition软件版本2
- Quartus II12.0安装教程
小鱼教你模数电
软件安装Quartusfpga
安装前先关闭杀毒软件和360卫士,注意安装路径不能有中文,安装包路径也不要有中文。1.鼠标右击【QuartusII12.0】压缩包选择【解压到QuartusII12.0】。2.双击打开解压后的【QuartusII12.0】文件夹。3.双击打开【Quartus】文件夹。4.鼠标右击【12.0_178_quartus_windows.exe】选择【以管理员身份运行】。5.点击【Install】。6.解
- 【QuartusII】0-创建工程模板
枫中眸zc
#EP4CE10F17C8嵌入式硬件FPGAQuartusII
一、创建工程1、激活安装quartusII软件后,打开即见如下界面2、在菜单栏“File->NewProjectWizard…”中,进入创建工程流程3、第一部分,如下图,配置路径、项目名称、以及顶层文件(类似C语言的main)(记得这一步之前还有个配置流程简介,告知接下来的配置流程,估计版本更新,删了这个展示页)配置前如下:路径定位到软件所在位置,这个需要修改到需要的位置。配置后如下:需要注意路径
- 全定制FPGA硬件电路设计实现最大公约数求取算法(Quartus II)
2402_82964571林
算法fpga开发
目录一、设计需求二、设计工具及版本三、设计原理及结构方案四、电路设计描述1.32位D触发器2.32位多路选择器3.32位减法器4.32位求余电路5.GCDOUT信号产生电路6.DONE_L信号产生电路五、仿真激励设计方案及电路仿真结构六、设计总结当前,FPGA设计在很多场合得到了广泛的应用,如集成电路设计、SoC开发等领域。常规的设计方法采用硬件描述语言或高级综合的方式对功能进行描述,优点是设计周
- Quartus工程的qsf配置约束文件介绍
GBXLUO
FPGAfpga开发qsf
一、qsf文件概述qsf:QuartusSettingFile,是Quartus工程的配置文件;包含一个Quartus工程的所有约束,包括工程的软件版本信息、FPGA器件信息、引脚约分配、引脚电平分配,编译约束和用于ClassicTimingAnalyzer的时序约束;二、文件配置格式2.1set_global_assignment--配置属性格式语法:set_global_assignments
- modelsim软件仿真出现现蓝色波形,数字为zzzzzzz开头
大话硬件
modelsimFPGAerror仿真zzzzzz开头
使用modelsim软件仿真出现输出波形是zzzzzzz0或zzzzzzz1出现上述的原因是out数据类型不对,默认定义成了高阻态,出现上述原因,在quartus软件里面也有报错的提示根据报错提示,发现是OUT这个输出没有定义它的位数,在后面直接用了8bir的数据来表示OUT增加OUT的类型,8bit的信号,此时quartus不报错仿真此时正常
- FPGA学习记录:第28章 VGA显示器驱动设计与验证
阿坤不咕
FPGAfpga开发驱动开发
硬件平台:CycloneIVEEP4CE10F17C8开发平台:QuartusII64-BitVersion13.0.1Build23206/12/2013SP1SJFullVersion开发板:野火征途pro实验项目:vga_colorbar实验模块:vga_ctrl学习心得:1.简单驱动设计的流程与方法2.各驱动模块之前的时序匹配。3.模块之间有闭环,牵一发而动全身,所以在分别设计各个模块时要
- 1.3 Verilog 环境搭建详解教程
二当家的素材网
Verilog教程fpga开发Verilog
学习Verilog做仿真时,可选择不同仿真环境。FPGA开发环境有Xilinx公司的ISE(目前已停止更新),VIVADO;因特尔公司的QuartusII;ASIC开发环境有Synopsys公司的VCS;很多人也在用IcarusVerilog和GTKwave的方法,更加的轻便。虽然ISE或者QuartusII都会自带仿真器,但功能还是有欠缺。所以,这里介绍下QuartusII+Modelsim联合
- 【INTEL(ALTERA)】为什么在编译 HDMI 英特尔® FPGA IP设计示例 VHDL 变体时看到错误 (13879)?
神仙约架
INTEL(ALTERA)FPGAfpga开发13879HDMI
说明由于英特尔®Quartus®PrimeProEdition软件版本23.2存在一个问题,您在编译HDMI英特尔®FPGAIP设计示例的VHDL变体时可能会看到以下错误:错误(13879):VHDL绑定指示hdmi_rx_ram_1port_intel_mce_2010_tnbtyoy.vhd(59)处出错:设计实体中的泛型“node_name”没有为关联组件中的相同泛型指定的字符串类型。解决方
- 【INTEL(ALTERA)】错误 (22595): 英特尔 Quartus不支持“BDF”类型的实体“entity_path/entity_name”
神仙约架
INTEL(ALTERA)FPGABDFQuartusfpga开发
说明从英特尔®Quartus®Prime专业版软件版本23.3开始,块设计格式(.BDF)已被弃用。任何现有的BDF设计文件都必须转换为VerilogHDL或VHDL。解决方法使用英特尔®Quartus®PrimeStandardEdition命令行和以下命令之一将您的BDF文件转换为VerilogHDL或VHDL:quartus_map--convert_bdf_to_verilog=quart
- 基于FPGA的多功能数字时钟设计报告
马泽骞
FPGA设计案列fpga开发
作品基于intelCycloneIVEEP4CE10F17C8FPGA板卡,主要开发环境为QuartusⅡ,编程并实现了多功能温湿度电子钟。本作品在实现显示实时时间的基础上,设计并完成了设置闹钟、改变闹钟铃声、显示实时温度和实时湿度、基于以太网通信协议的实时视频传输等功能。在未设置闹钟时,作品可显示实时时间(具体包括年月日时分秒),以及作品所在环境的实时温湿度;在设置闹钟后,当时钟时间达到设置的闹
- 基于QuartusII的verilog数字时钟设计
小白努力中@
爱好quartusverilog数字时钟正常显示及调教时间
基于QuautusII的Verilog数字时钟设计(1)基本功能①显示年、月、日、星期、时、分,秒,是否为闰年(只有校对生效情况时间可以不连续);②定时与闹铃:到设定的时间(选择周一至周末或具体日期)进行报警;③校对:可手动调整年、月、日、星期、时、分。(2)扩展功能显示本周是一年中的第几周,以及是本学期中的第几周(设置开学日期为第一周)。1.时钟调教及计时模块M,m_S;reg[5:0]m_Mo
- 数电实验-----触发器的原理与应用(Quartus II )
Fitz&
数电实验数字逻辑数电实验QuartusII触发器
目录触发器概述1.基本RS触发器2.同步触发器(1)RS同步触发器(2)D触发器3.边沿触发器(1)JK触发器(2)T触发器JK触发器的转换(1)JK触发器转换为D触发器(2)JK触发器转换为T触发器触发器概述基本要求有两个稳定的状态(0、1),以表示存储内容能够接收、保存和输出信号。现态和次态现态:On触发器接收输入信号之前的状态次态:O(n+1)触发器接收输入信号之后的状态分类按电路结构和工作
- Quartus ii 13.1 数字时钟
不吃折耳根
fpga开发
内容摘要:使用计数器和数据选择器等器件实现数字时钟电路。电路最终在开发板上显示的是时钟的秒和分(开发板所限,当然如果开发板支持8位显示的话也可以自己加到小时位的显示)。电路包四个部分:时钟信号分频电路,开发板内置的是25MHz的时钟信号,要把它分频到1Hz;数码管显示控制电路;数码管选通电路;时分秒进制控制电路。实现一、基本电路原理框图说明:这里没有采用晶体振荡器来产生时钟信号,而是用了开发板内置
- 数电课设数字钟设计(基于quartus)
photon_123
课程设计
前言数字钟是一种利用数字电路技术实现时、分、秒计时的钟表。与机械钟相比具有更高的准确性和直观性,具有更长的使用寿命,已得到广泛的使用。数字钟的综合性较强,将数字钟作为数电实验大作业的选题不仅可以加深对数电相关理论知识如计数器、组合逻辑电路及时序逻辑电路的理解,还可以有效锻炼工程实践能力。该数字钟以时间显示为基础,在此基础上添加校时及秒表功能,利用Quartus软件设计电路,使用远程平台下载验证。一
- FPGA多功能数字时钟 基于Quartus实现设计与仿真 华南师范大学数电综设
CodeAlan
FPGAQuartus多功能数字时钟fpga开发
专业:通信工程学号:__姓名:龚易乾___指导老师:电子与信息工程学院2023年2月有任何疑问可以联系邮箱:
[email protected]项目仓库地址:https://github.com/CodeAlanqian/e-clockgithub仓库地址综合设计实验实验目的熟练掌握Quartus等EDA设计与仿真工具,掌握多路选择器、N进制计数器、显示译码电路、开关电路、按键等电路的设计和调试方法。加
- FPGA编程入门:Quartus II 设计1位全加器
一只特立独行的猪 ️
FPGA学习笔记fpga开发
FPGA编程入门:QuartusII设计1位全加器一、半加器和1位全加器原理(一)半加器(二)1位全加器二、实验目的三、QuartusII设计半加器(一)新建工程(二)创建原理图(三)将设计项目设置成可调用的元件(四)半加器仿真四、QuartusII设计全加器(一)新建原理图(二)将设计项目设置成顶层文件(三)全加器仿真五、硬件下载测试(一)引脚绑定(二)硬件测试六、总结七、参考资料一、半加器和1
- Quartus-II入门(全加器)
狴鲲
嵌入式系统应用开发单片机
文章目录前言一、相关概念1.半加器2.全加器二、原理图输入实现全加器1.半加器实现2.半加器仿真3.全加器实现4.硬件下载三、总结参考链接前言在做这里的学习之前,需要先把ModelsimSE安装好,Quartus-II及其固件库等,这个实验本身并不复杂,但是在做的过程中会有很多小的地方报错,按步骤一步一步来,否则很容易出错。一、相关概念1.半加器半加器电路是指对两个输入数据位相加,输出一个结果位和
- 1位全加器设计—— 原理图与VHDL设计初步
贪睡的小孩
文章目录一、实验背景二、实验过程总结一、实验背景通过1位全加器的详细设计,掌握原理图输入以及Verilog的两种设计方法二、实验过程实验软件:quartusII13.0modelslimse10.2实验硬件:FPGA开发板IntelDE2-115实验步骤:1.打开quartusll13.0的软件,新建一个工程2.选择合适的开发板类型3.新建原理图文件:打开QuartusII,选菜单“File”一“
- FPGA编程入门——实现一位全加器
Flydreamss
fpga开发
FPGA编程入门——实现一位全加器文章目录FPGA编程入门——实现一位全加器实验目的一位全加器原理图实现一位全加器仿真验证烧录运行实验目的1、首先基于Quartus软件采用原理图输入方法完成一个1位全加器的设计。然后通过4个1位全加器的串行级联,完成一个4位全加器的原理图设计;再改用Verilog编程(3种模式:门电路、数据流和行为级描述),完成这个4位全加器设计,并观察Verilog代码编译综合
- University Program VWF仿真步骤__全加器
Terasic友晶科技
工具篇fpga开发仿真
本教程将以全加器为例,选择DE2-115开发板的CycloneIVEP4CE115F29C7FPGA,使用QuartusLitev18.1,循序渐进的介绍如何创建Quartus工程,并使用QuartusPrime软件的UniversityProgramVWF工具创建波形文件,对全加器的功能进行仿真。使用UniversityProgramVWF工具进行仿真,其实也是调用ModelSim软件仿真,只是
- FPGA开发
Kyro Qu
FPGAfpga开发
Quartus13.0使用编译下载:添加引脚:#----------------LED----------------#set_location_assignmentPIN_K2-toled_out[11]set_location_assignmentPIN_J1-toled_out[10]set_location_assignmentPIN_J2-toled_out[9]set_location
- ViewController添加button按钮解析。(翻译)
张亚雄
c
<div class="it610-blog-content-contain" style="font-size: 14px"></div>// ViewController.m
// Reservation software
//
// Created by 张亚雄 on 15/6/2.
- mongoDB 简单的增删改查
开窍的石头
mongodb
在上一篇文章中我们已经讲了mongodb怎么安装和数据库/表的创建。在这里我们讲mongoDB的数据库操作
在mongo中对于不存在的表当你用db.表名 他会自动统计
下边用到的user是表明,db代表的是数据库
添加(insert):
- log4j配置
0624chenhong
log4j
1) 新建java项目
2) 导入jar包,项目右击,properties—java build path—libraries—Add External jar,加入log4j.jar包。
3) 新建一个类com.hand.Log4jTest
package com.hand;
import org.apache.log4j.Logger;
public class
- 多点触摸(图片缩放为例)
不懂事的小屁孩
多点触摸
多点触摸的事件跟单点是大同小异的,上个图片缩放的代码,供大家参考一下
import android.app.Activity;
import android.os.Bundle;
import android.view.MotionEvent;
import android.view.View;
import android.view.View.OnTouchListener
- 有关浏览器窗口宽度高度几个值的解析
换个号韩国红果果
JavaScripthtml
1 元素的 offsetWidth 包括border padding content 整体的宽度。
clientWidth 只包括内容区 padding 不包括border。
clientLeft = offsetWidth -clientWidth 即这个元素border的值
offsetLeft 若无已定位的包裹元素
- 数据库产品巡礼:IBM DB2概览
蓝儿唯美
db2
IBM DB2是一个支持了NoSQL功能的关系数据库管理系统,其包含了对XML,图像存储和Java脚本对象表示(JSON)的支持。DB2可被各种类型的企 业使用,它提供了一个数据平台,同时支持事务和分析操作,通过提供持续的数据流来保持事务工作流和分析操作的高效性。 DB2支持的操作系统
DB2可应用于以下三个主要的平台:
工作站,DB2可在Linus、Unix、Windo
- java笔记5
a-john
java
控制执行流程:
1,true和false
利用条件表达式的真或假来决定执行路径。例:(a==b)。它利用条件操作符“==”来判断a值是否等于b值,返回true或false。java不允许我们将一个数字作为布尔值使用,虽然这在C和C++里是允许的。如果想在布尔测试中使用一个非布尔值,那么首先必须用一个条件表达式将其转化成布尔值,例如if(a!=0)。
2,if-els
- Web开发常用手册汇总
aijuans
PHP
一门技术,如果没有好的参考手册指导,很难普及大众。这其实就是为什么很多技术,非常好,却得不到普遍运用的原因。
正如我们学习一门技术,过程大概是这个样子:
①我们日常工作中,遇到了问题,困难。寻找解决方案,即寻找新的技术;
②为什么要学习这门技术?这门技术是不是很好的解决了我们遇到的难题,困惑。这个问题,非常重要,我们不是为了学习技术而学习技术,而是为了更好的处理我们遇到的问题,才需要学习新的
- 今天帮助人解决的一个sql问题
asialee
sql
今天有个人问了一个问题,如下:
type AD value
A  
- 意图对象传递数据
百合不是茶
android意图IntentBundle对象数据的传递
学习意图将数据传递给目标活动; 初学者需要好好研究的
1,将下面的代码添加到main.xml中
<?xml version="1.0" encoding="utf-8"?>
<LinearLayout xmlns:android="http:/
- oracle查询锁表解锁语句
bijian1013
oracleobjectsessionkill
一.查询锁定的表
如下语句,都可以查询锁定的表
语句一:
select a.sid,
a.serial#,
p.spid,
c.object_name,
b.session_id,
b.oracle_username,
b.os_user_name
from v$process p, v$s
- mac osx 10.10 下安装 mysql 5.6 二进制文件[tar.gz]
征客丶
mysqlosx
场景:在 mac osx 10.10 下安装 mysql 5.6 的二进制文件。
环境:mac osx 10.10、mysql 5.6 的二进制文件
步骤:[所有目录请从根“/”目录开始取,以免层级弄错导致找不到目录]
1、下载 mysql 5.6 的二进制文件,下载目录下面称之为 mysql5.6SourceDir;
下载地址:http://dev.mysql.com/downl
- 分布式系统与框架
bit1129
分布式
RPC框架 Dubbo
什么是Dubbo
Dubbo是一个分布式服务框架,致力于提供高性能和透明化的RPC远程服务调用方案,以及SOA服务治理方案。其核心部分包含: 远程通讯: 提供对多种基于长连接的NIO框架抽象封装,包括多种线程模型,序列化,以及“请求-响应”模式的信息交换方式。 集群容错: 提供基于接
- 那些令人蛋痛的专业术语
白糖_
springWebSSOIOC
spring
【控制反转(IOC)/依赖注入(DI)】:
由容器控制程序之间的关系,而非传统实现中,由程序代码直接操控。这也就是所谓“控制反转”的概念所在:控制权由应用代码中转到了外部容器,控制权的转移,是所谓反转。
简单的说:对象的创建又容器(比如spring容器)来执行,程序里不直接new对象。
Web
【单点登录(SSO)】:SSO的定义是在多个应用系统中,用户
- 《给大忙人看的java8》摘抄
braveCS
java8
函数式接口:只包含一个抽象方法的接口
lambda表达式:是一段可以传递的代码
你最好将一个lambda表达式想象成一个函数,而不是一个对象,并记住它可以被转换为一个函数式接口。
事实上,函数式接口的转换是你在Java中使用lambda表达式能做的唯一一件事。
方法引用:又是要传递给其他代码的操作已经有实现的方法了,这时可以使
- 编程之美-计算字符串的相似度
bylijinnan
java算法编程之美
public class StringDistance {
/**
* 编程之美 计算字符串的相似度
* 我们定义一套操作方法来把两个不相同的字符串变得相同,具体的操作方法为:
* 1.修改一个字符(如把“a”替换为“b”);
* 2.增加一个字符(如把“abdd”变为“aebdd”);
* 3.删除一个字符(如把“travelling”变为“trav
- 上传、下载压缩图片
chengxuyuancsdn
下载
/**
*
* @param uploadImage --本地路径(tomacat路径)
* @param serverDir --服务器路径
* @param imageType --文件或图片类型
* 此方法可以上传文件或图片.txt,.jpg,.gif等
*/
public void upload(String uploadImage,Str
- bellman-ford(贝尔曼-福特)算法
comsci
算法F#
Bellman-Ford算法(根据发明者 Richard Bellman 和 Lester Ford 命名)是求解单源最短路径问题的一种算法。单源点的最短路径问题是指:给定一个加权有向图G和源点s,对于图G中的任意一点v,求从s到v的最短路径。有时候这种算法也被称为 Moore-Bellman-Ford 算法,因为 Edward F. Moore zu 也为这个算法的发展做出了贡献。
与迪科
- oracle ASM中ASM_POWER_LIMIT参数
daizj
ASMoracleASM_POWER_LIMIT磁盘平衡
ASM_POWER_LIMIT
该初始化参数用于指定ASM例程平衡磁盘所用的最大权值,其数值范围为0~11,默认值为1。该初始化参数是动态参数,可以使用ALTER SESSION或ALTER SYSTEM命令进行修改。示例如下:
SQL>ALTER SESSION SET Asm_power_limit=2;
- 高级排序:快速排序
dieslrae
快速排序
public void quickSort(int[] array){
this.quickSort(array, 0, array.length - 1);
}
public void quickSort(int[] array,int left,int right){
if(right - left <= 0
- C语言学习六指针_何谓变量的地址 一个指针变量到底占几个字节
dcj3sjt126com
C语言
# include <stdio.h>
int main(void)
{
/*
1、一个变量的地址只用第一个字节表示
2、虽然他只使用了第一个字节表示,但是他本身指针变量类型就可以确定出他指向的指针变量占几个字节了
3、他都只存了第一个字节地址,为什么只需要存一个字节的地址,却占了4个字节,虽然只有一个字节,
但是这些字节比较多,所以编号就比较大,
- phpize使用方法
dcj3sjt126com
PHP
phpize是用来扩展php扩展模块的,通过phpize可以建立php的外挂模块,下面介绍一个它的使用方法,需要的朋友可以参考下
安装(fastcgi模式)的时候,常常有这样一句命令:
代码如下:
/usr/local/webserver/php/bin/phpize
一、phpize是干嘛的?
phpize是什么?
phpize是用来扩展php扩展模块的,通过phpi
- Java虚拟机学习 - 对象引用强度
shuizhaosi888
JAVA虚拟机
本文原文链接:http://blog.csdn.net/java2000_wl/article/details/8090276 转载请注明出处!
无论是通过计数算法判断对象的引用数量,还是通过根搜索算法判断对象引用链是否可达,判定对象是否存活都与“引用”相关。
引用主要分为 :强引用(Strong Reference)、软引用(Soft Reference)、弱引用(Wea
- .NET Framework 3.5 Service Pack 1(完整软件包)下载地址
happyqing
.net下载framework
Microsoft .NET Framework 3.5 Service Pack 1(完整软件包)
http://www.microsoft.com/zh-cn/download/details.aspx?id=25150
Microsoft .NET Framework 3.5 Service Pack 1 是一个累积更新,包含很多基于 .NET Framewo
- JAVA定时器的使用
jingjing0907
javatimer线程定时器
1、在应用开发中,经常需要一些周期性的操作,比如每5分钟执行某一操作等。
对于这样的操作最方便、高效的实现方式就是使用java.util.Timer工具类。
privatejava.util.Timer timer;
timer = newTimer(true);
timer.schedule(
newjava.util.TimerTask() { public void run()
- Webbench
流浪鱼
webbench
首页下载地址 http://home.tiscali.cz/~cz210552/webbench.html
Webbench是知名的网站压力测试工具,它是由Lionbridge公司(http://www.lionbridge.com)开发。
Webbench能测试处在相同硬件上,不同服务的性能以及不同硬件上同一个服务的运行状况。webbench的标准测试可以向我们展示服务器的两项内容:每秒钟相
- 第11章 动画效果(中)
onestopweb
动画
index.html
<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
<html xmlns="http://www.w3.org/
- windows下制作bat启动脚本.
sanyecao2314
javacmd脚本bat
java -classpath C:\dwjj\commons-dbcp.jar;C:\dwjj\commons-pool.jar;C:\dwjj\log4j-1.2.16.jar;C:\dwjj\poi-3.9-20121203.jar;C:\dwjj\sqljdbc4.jar;C:\dwjj\voucherimp.jar com.citsamex.core.startup.MainStart
- Java进行RSA加解密的例子
tomcat_oracle
java
加密是保证数据安全的手段之一。加密是将纯文本数据转换为难以理解的密文;解密是将密文转换回纯文本。 数据的加解密属于密码学的范畴。通常,加密和解密都需要使用一些秘密信息,这些秘密信息叫做密钥,将纯文本转为密文或者转回的时候都要用到这些密钥。 对称加密指的是发送者和接收者共用同一个密钥的加解密方法。 非对称加密(又称公钥加密)指的是需要一个私有密钥一个公开密钥,两个不同的密钥的
- Android_ViewStub
阿尔萨斯
ViewStub
public final class ViewStub extends View
java.lang.Object
android.view.View
android.view.ViewStub
类摘要: ViewStub 是一个隐藏的,不占用内存空间的视图对象,它可以在运行时延迟加载布局资源文件。当 ViewSt